Fabricacion de CI MOS

http://www.angelfire.com

Para la fabricación de un Circuito Integrado MOS ( con elementos de canal N de enriquecimiento ) se utiliza un sustrato de Silicio de tipo N.

La figura indica la secuencia de operaciones. El proceso completo se describe:

1.- Oxidación completa de la superficie del sustrato mediante una capa de 120 milimicras de espesor.

2.- Primera operación de fotograbado para crear las zonas del surtidor y del drenador.

3.- Realización del surtidor y del drenador por difusión de elementos impurificantes de tipo P.

4.- Nueva oxidación de la superficie obtenida. Creación de una capa de óxido de 1,4 micras de espesor.

5.- Nueva operación de fotograbado para crear el graduador y las tomas del surtidor y del ordenador. Eliminación de la capa de óxido hasta formar el dieléctrico del graduador 0.1 o 0.2 micras de espesor.

6.- Ultima operación de fotograbado para liberar las zonas que deben analizarse.

El proceso descrito se puso a punto en 1965 por General Instrument para comercializar productos con la sigla MTOS (Metal Thick Oxide Silicon ", es decir, metal, óxido espeso, silicio ).

La comparación del proceso con el seguido en la fabricación de circuitos bipolares permite establecer que:

1. No es preciso crear recintos aislantes que ocupan aproximadamente el 30% de la superficie del sustrato en tecnología bipolar.
2. No se precisa la creación de depósito epitaxiales.
3. No se precisa más que de una sola operación de difusión ( en tecnología bipolar se precisan por lo menos 4 ).

La fabricación de dos MOS dispuestos contiguamente sobre un mismo sustrato puede originar la aparición de un MOS parasito entre ambos.

En efecto, el drenador 1 y el surtidor 2 se solapan con una capa de óxido muy gruesa. Sin embargo, para una tensión especificada, de las metalizaciones que la cubren, puede convertirse en un graduador parásito (tensión del orden de 20 – 30 volt).

En estas condiciones se origina un canal parásito y en consecuencia un MOS indeseado.

Se ha encontrado que para realizar un CI/MOS bastan 38 operaciones, de las cuales 2 se efectúan a elevada temperatura, mientras que un circuito bipolar análogo precisa 130 operaciones de las que 10 se efectúan a elevada temperatura. Las operaciones a altas temperaturas tienden a degradar las características de un CI.

La ganancia de un MOS depende esencialmente de su geometría y no de sus características de difusión. En técnicas bipolares la ganancia se determina por el nivel de dos dopados, y por tanto, depende de la difusión.

EL MOS TETRODO

La realización de un MOS con dos electrodos de mando, el elemento recibe el nombre de MOS con doble graduador o tetrodo ( por sus cuatro electrodos: surtidor, drenador, graduador 1 y graduador 2).

El MOS tetrodo se utiliza frecuentemente en conexión cascodo ( por equivalencia con el circuito cascodo. En estas condiciones, por disminuir la capacidad de reacción se alcanzan frecuencias de trabajo muy elevadas.

FABRICACION DE LOS MOS IMPLANTADOS

Las imperfecciones técnicas del apantallado y de la difusión limitan la frecuencia de trabajo de los MOS tradicionales, ya que es imposible limitar el recubrimiento del surtidor y del drenador por el graduador. El MOS implantado no presenta tales inconvenientes y por lo tanto las capacidades inter- electródicas disminuyen considerablemente, lo que permite reducir el tiempo de conmutación por lo menos la mitad.

Por otro lado, la tensión de umbral de MOS está determinado especialmente por el espesor y la constante dieléctrica del aislante de graduador y por la densidad de carga por unidad de superficie en la zona empobrecida. El umbral puede pues reducirse a valores compatibles con los de los sistemas TTL (1 o 2 Volt ).

Las técnicas de implantación permiten realizar, sobre un mismo sustrato, MOS de enriquecimiento y MOS de empobrecimiento. Esta combinación determina la obtención de puertas para las que el producto potencia conmutada – rapidez de respuesta resulta duplicado respecto a las realizaciones difusas.

En la actualidad, las realizaciones más características en técnicas de haces iónicos son los circuitos LSI. Entre ellos pueden citarse algunos circuitos de Hughes o de la firma Mostek – Sprague y los estudios efectuados en Francia por LETI de Grenoble, los Laboratorios de investigación Sescosem, Thompson CSF y LEP.

Gracias al bordado iónico puede ser implantado el canal y zonas del surtidor y del drenador (Figura ). En ambos casos los electrodos están autoalineados.

Así (Figura 3.26) la firma Sprague – Mostek implanta un canal a través de una capa delgada de óxido (la capa espesa detiene los iones de bombardeo), mientras que LETI o Philips sugieren una implantación de surtidor y drenador.

En todo caso se emplea una tecnología mixta en la actualidad, utilizándose a la vez la difusión y la implantación iónica.

Para LETI , las primeras etapas son de la realización de un MOS según la tecnología habitual: difusión, en un sustrato N de dos zonas P, fotograbación y oxidación de graduador, fotograbación de los contactos y metalización.

Sin embargo, la metalización de aluminio sobre el graduador no recubre íntegramente el espacio entre el surtidor y el drenador (3.27). Si ahora se efectúa una implantación en boro a 30 KeV, la región situada bajo el contacto metálico estará protegida y penetrando a través de la capa estrecha de óxido, los iones de boro dopan el sustrato a ras del graduador y de las zonas difundidas de surtidor y drenador.

En consecuencia, la implantación iónica se utiliza aquí como operación complementaria para mejorar las características, pero no modifica sustancialmente la tecnología clásica de fabricación.

Para efectuar la implantaciones se utiliza un acelerador de particulas que posee una fuente a alta frecuencia en la que se ioniza tricloruro de boro. Tras una separación magnética, los iones boro se someten a tensiones electrostáticas perpendiculares de barrido. Lo que permite obtener una zona implantada homogénea en las pastillas de silicio, la cual permanece a temperatura ambiente.

El método Philips resulta casi igual al anterior (figura). En este caso los iones son tambien detenidos por el aluminio del graduador. Según que se desee fabricar un MOS de canal P o de canal N, se utiliza iones boro o iones fósforo. El canal puede reducirse a una longitud de 3 micras, lo que ha permitido fabricar MOS oscilantes a 800 gigahertz.

LA FABRICACION DE UN CI/MOS

Para la fabricación de un CI/MOS de nitruro se realiza un "Sándwich" de nitruro y dióxido de silicio tal como se indica en la figura.

En efecto, él nitruro depositado directamente sobre la lamina ( wafer ) introduce cargas eléctricas no deseadas en las proximidades de la interface.

Este dispositivo presenta además una resistencia de canal reducida en relación con el MOS clásico y, por lo tanto, las constantes de tiempo se reducen y las frecuencias de trabajo aumentan.

Los primeros CI de nitruro de silicio fueron comercializados en 1969 por General Instrument con el nombre de MTNS ( "Metal - Thick – Oxide – Nitride – Silicon "), y posteriormente por GIANT ( "General Instrument Advanced Nitride Technologie " ).

GRADUADOR DEL SILICIO

La tensión de umbral no está únicamente determinada por el espesor del dieléctrico empleado. Otro factor a considerar es la naturaleza del graduador.

En efecto, el potencial de contacto o diferencia entre el trabajo de extracción de un electrón del graduador y del sustrato toma un valor f que influye sobre la tensión de umbral Vth.

FABRICACION DE UN MOS CON GRADUADOR DEL SILICIO

La figura muestra el método de fabricación de un MOS con graduador de silicio según la técnica desarrollada por Fairchild en 1967.

Se parte de un sustrato semiconductor de tipo N sobre el que se deposita una capa gruesa de óxido. Una primera operación de fotograbado abre tantas ventanas como transistores a producir y produce una capa de óxido delgada en esta zona.

A continuación se procede a recubrir toda la superficie de la lamina con una capa de silicio policristalino.

Una nueva operación de fotograbado delimita las zonas del surtidor y del drenador y eventualmente, un primer plano de interconexiones. La capa estrecha de óxido y el silicio policristalino se eliminan excepto en el lugar del graduador, así se delimita con claridad la región de difusión del boro que puede ser efectuada sin más.

Se obtiene una diferencia importante en relación con el proceso clásico; la figura muestra la superposición del graduador de aluminio sobre el drenador y el surtidor desaparece con la presente tecnología. Por ello las capacidades parásitas se reducen notablemente.

La difusión de boro, que se efectúa rápidamente en el silicio sin apenas modificar la capa de óxido, sirve para crear el surtidor y el drenador y también para dopar fuertemente el graduador a fin de que aquellas tenga una resistividad del orden de 1 W .cm. Esta es la única operación de difusión del proceso.

Se procede a una nueva oxidación y a la tercera apertura de ventanas para preparar las tomas del drenador y del surtidor.

Se deposita una capa de aluminio sobre toda la superficie de la lámina y la cuata y última operación de fotograbado sirve para dejar sólo el aluminio en las zonas precisas para crear el segundo plano de interconexiones.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02

Amplificadores con ganancia HBT de InGaP

By Irene Oñate
http://www.diarioelectronicohoy.com/amplificadores-con-ganancia-hbt-de-ingap/

Avago Technologies, suministrador de componentes analógicos de interface para aplicaciones de comunicaciones, industriales y de consumo, ha anunciado hoy dos nuevos amplificadores con bloque de ganancia MMIC de HBT (Transistor Bipolar de Heterounión) de InGaP, económicos y de fácil utilización, de tipo general y dirigidos a una amplia variedad de aplicaciones inalámbricas.

Amplificadores con ganancia HBT de InGaP

Los bloques de ganancia AVT-51663/53663 de Avago, que trabajan en la banda de frecuencias de CC a 6000MHz, se pueden utilizar como bloque de ganancia para banda ancha o como amplificador de control.Estos bloques de ganancia están destinados a diseñadores de aplicaciones de infraestructura celular, pero también se pueden utilizar en diversas aplicaciones inalámbricas de otro tipo, como Estaciones Base, WiMAX, WLAN, CATV, TV por Satélite y decodificadores (set-top boxes).
Los amplificadores, que tienen una adaptación interna a 50 Ohms, se diseñaron en una configuración Darlington dentro de un encapsulado estándar para montaje superficial SOT-363 de seis terminales.
La estructura de realimentación Darlington proporciona de forma inherente unas prestaciones de gran ancho de banda que dan como resultado un rango útil de frecuencias operativas de hasta 6 GHz, logrando así que el AVT-51663/53663 sea ideal para cascadas de ganancia de pequeña señal o amplificación de IF. Además, estos nuevos bloques de ganancia se caracterizan por su sencilla instalación y sólo necesitan condensadores para bloqueo de CC, choque de RF, resistencias de polarización y condensadores de puenteo (bypass) para su funcionamiento. No se precisan otros componentes para adaptación de RF para lograr las prestaciones en banda ancha.
Estos nuevos amplificadores con bloques de ganancia se desarrollaron utilizando una avanzada tecnología HBT de InGaP que ofrece los más avanzados niveles de fiabilidad, estabilidad de temperatura y consistencia de prestaciones. En caso de funcionamiento típico a 5V y 37mA, el AVT-51663 ofrece 19,0dB de ganancia, 24dBm de OIP3 (Output Third Order Intercept Point) y 12,5dBm de Potencia de Salida para 1dB de Compresión de Ganancia (P1dBm) y un factor de ruido de 3,2dBm a 2000MHz.El AVT-53663 trabaja a 5V y 48mA para proporcionar 19,5dB de Ganancia, 5dBm de OIP3, 15dBm de P1dB y un factor de ruido de 3,2dB a 2000MHz.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02

Submicron InP–InGaAs Single Heterojunction Bipolar Transistors With fT of 377 GHz

http://www.intelliepi.com/about/01210826.pdf

I. INTRODUCTION

The high-frequency performance of InP-based heterojunction bipolar transistors (HBTs) has steadily increased over the last few years. While double heterojunction transistors (DHBTs) have received much attention recently, InGaAs-based DHBT devices require complicated grading schemes to overcome current blocking at the base-collector junction [1]–[4], and high-quality GaAsSb material [5] is still difficult to obtain. In this paper, we report the fastest bipolar transistor to date using a simplistic SHBT layer structure. The submicron emitter dimensions allow for low-power operation while maintaining excellent dc characteristics. Such devices are critical to support high-speed low-power applications, such as 40-Gb/s OEIC receivers [6], [7] and analog-to-digital converters.

II. LAYER STRUCTURE
The epitaxial structure used in this work was directed toward achieving high current cutoff frequencies by scaling the layer thicknesses and high-power cutoff frequencies by a submicron lateral scaling process. The wafers were grown on Fe-doped semi-insulating (100) InP substrates by MBE. The layer structure is scaled from the previously reported University of Illinois at Urbana–Champaign (UIUC) structure in [6], [8]. The emitter doping level is increased to reduce emitter parasitic resistances and enhance current injection efficiency. The structure also employs a 300- compositionally graded base with an Indium mole fraction of 0.5 to 0.53 and C-doped (cm , sq) grown on a 1500- InGaAs collector. The design of the material structure has been specialized for UIUC submicron processing.

III. FABRICATION
The high-frequency devices were fabricated using a standard mesa process, utilizing both electron-beam and optical contact lithography. The process features an airbridge (referred to as a
bridge in this work) to isolate the base terminal from the active device, thereby drastically reducing extrinsic parasitic capacitances. The fabrication relies exclusively on wet etching to achieve the undercutting desired to allow both the self-aligned base metal and the -bridge release. Hexagonal emitters were defined using a Leica/Cambridge EBMF 10.5 e-beam system, resulting in a minimum emitter footprint of 0.35 m. The undercut during the emitter-base etch was precisely controlled to within 60 nm. The self-aligned base metal pattern was also e-beam defined, and a 650- Ti–Pt–Au base metal stack was then deposited by e-beam evaporation.
The use of such thin base metal did not adversely affect the mechanical robustness of the bridge. The devices are electrically isolated while simultaneously releasing the bridge and then planarized and encapsulated with bizbenzocyclobutene (BCB). The cured BCB provides structural support to the bridge during subsequent high-temperature processing steps. An etchback using a reactive ion etch (RIE) is then performed to expose the base, emitter, and collector terminals. NiCr resistors for on-wafer calibration are thermally deposited, followed by e-beam deposition of the overlay RF pads. An SEM image of a fabricated 0.35 8 m device before planarization is shown in Fig. 1.


IV. DC RESULTS
Typical values of dc gain vary from 25 to 40 between 1 A and 1 mA, with remaining constant at 40 above 1 mA. Base and collector ideality factors are 1.35 and 1.18, respectively. A common emitter family of curves is shown in Fig. 2, where the collector–emitter offset voltage is approximately 0.17 V and the knee voltage is less than 0.7 V. The commonemitter breakdown voltage is approximately 3.8 V for the 0.35 8 m device, and the avalanche breakdown at the peak collector current is 2 V.

V. RF RESULTS
The HBTs were characterized with an HP8510C network analyzer from 0.5 to 50 GHz. The calibration was performed with on-wafer short-open-load-thru (SOLT) standards. The current gain, Mason's unilateral gain, and MSG/MAG for a 0.35 16 m HBT are shown in Fig. 3. The cutoff values
were obtained by averaging the 20 dB/decade extrapolations from 35 to 50 GHz. The dependence of and versus extrapolation frequency is shown in the inset of Fig. 3. The peak RF performance yields an of 377 GHz and occurs at an Ic of 31 mA, corresponding to a Jc of 650 kA/cm when device undercutting is factored into the emitter area calculation. An of 230 GHz was achieved simultaneously at a of 0 V. Fig. 4 shows the cutoff frequencies versus collector current for various voltages. At of 0.1 V, the peak values for and are 368 and 238 GHz respectively, showing a weak dependence of the collector-base voltage on RF performance. We have also measured several HBTs with different emitter length as shown in Table I. For a 0.35 8 mHBT, an of 370 GHz with associated of 280 GHzwas achieved. An alternative layout for the 0.35 8 m HBT, featuring a narrower base metal finger, yielded an of 363 GHz with associated of 310 GHz.


A summary of the characteristics of the most recent high-speed bipolar transistor is shown in Table I. The product for the UIUC devices exceeds 1550 GHz V, well above the Johnson limit of 200 GHz V [9]. In comparison, the UIUC InP–InGaAs SHBT surpass the best reported SiGe HBT (490 GHz V) [10], InAlAs–InGaAs SHBT (360 GHz V) [11] and InP–InGaAs DHBT(682 GHz V) [1] and approach the latest InP–GaAsSb DHBT (1800 GHz V) [5].
Transistor model parameter extraction was performed to better understand the dominant delay terms limiting the device speed. The major delay terms are as follows: ps, ps, ps, ps and ps. These equivalent circuit parameters confirm the dominant delays are due to the forward transit time, , and the base-collector charging capacitance.
.
VI. CONCLUSION
This paper has demonstrated superior dc and RF characteristics for SHBTs. The aggressive scaling of the epitaxial structure coupled with submicron emitter dimensions has produced record current gain cutoff frequencies. The RF performance along with the high-breakdown voltages exceeding 3.7 V suggest that SHBT devices will be important for low-voltage low-power mixed signal circuit applications.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02

RFIC

http://icprgm-asic.blogspot.com/2007/12/asics-basadfo-en-el-arreglo-de.html

Los RFIC (del inglés radio frequency integrated circuit) son circuitos integrados que trabajan en el rango de ondas de radiofrecuencia. La electrónica actual tiene una fuerte tendencia al empleo de las tecnologías inalámbricas, en las cuales se conjuga toda la potencialidad del procesado digital y analógico, para altas frecuencias, en un mismo sistema. Estos sistemas integrados requieren bajo coste, bajo consumo, altas prestaciones y tamaño reducido, en donde el papel que juega la tecnología CMOS es vital para la expansión de los sistemas inalámbricos.

RFIC CMOS LNA (amplificador de bajo ruido).

Historia

En los últimos años la tecnología CMOS ha evolucionado notablemente logrando mejoras en los niveles de integración y velocidad de proceso. Esto aunado a su bajo coste ha permitido la integración de procesadores digitales junto con el procesado analógico de la señal, dando lugar a la implementación de circuitos integrados de modo mixto. Por su parte, los circuitos integrados de Radio Frecuencia (RF) han sufrido un explosivo crecimiento por su extensa aplicación en sistemas de comunicación y equipos inalámbricos. Con respecto a los problemas tecnológicos, que se derivan de la implementación de estos sistemas en tecnología CMOS, cabe destacar el trabajo realizado por Thomas H. Lee. A él se le deben numerosas contribuciones teóricas de tecnología y diseño en este campo.

Circuitos Activos y Pasivos de Microondas

Los circuitos de microondas están divididos en dos grandes grupos: circuitos activos y circuitos pasivos. Los circuitos pasivos no agregan potencia a la señal que reciben, mientras que los activos sí que pueden agregarla. Los circuitos pasivos incluyen desde elementos discretos como resistencias, inductancias y capacitancias hasta circuitos mas complejos, tales como: Filtros, divisores,combinadores, duplexores, circuladores, atenuadores, líneas de transmisión... Entre los circuitos que pueden ser tanto activos como pasivos, están las antenas, multiplexores, mezcladores... Dentro de los circuitos activos se encuentran los RFICs, diodos, MMICs, receptores, moduladores, osciladores...

La clave la integración

Los sistemas de comunicación inalámbricas transmiten las señales a frecuencias de unos pocos GHz (usualmente entre 1 GHz y 3 GHz); en estas bandas operan sistemas y servicios cuyo impacto es significativo (Bluetooth, 2,4 GHz; UMTS, GPS, DECT, etc).

La demanda actual de estos equipos se ha satisfecho mediante sistemas MCMs, o fundamentalmente, con circuitos, tanto integrados como discretos montados sobre PCBs, basados ambos en tecnologías III-V maduras. El principal problema del uso de estos circuitos es el alto coste y el bajo volumen de producción, es muy limitado. Sin embargo, las necesidades del mercado exigen componentes de radiofrecuencia (RF) pequeños, baratos, de bajo consumo y producción masiva. De modo que los grupos de investigación y, en especial, las empresas de diseño y fabricación de sistemas para RF enfocan sus líneas de investigación para desarrollar circuitos integrados estándar de silicio: CMOS y

BiCMOS. Por tanto, los dispositivos activos en estas tecnologías alcanzan las frecuencias requeridas con unas dimensiones muy pequeñas; pero surge un nuevo problema, no se dispone de inductores de calidad.

Esta carencia anteriormente citada es muy restrictiva, pues implica la adaptación de las redes a altas frecuencias mientras que no es necesario, si se está trabajando con bajas frecuencias (por ejemplo, la utilización de circuitos de adaptación de impedancia compleja). Los inductores de calidad, son componentes pasivos y necesarios para muchas otras funciones, como la polarización de transistores en amplificadores de bajo ruido (LNA) o la implementación de tanques LC (circuitos resonadores sintonizados) en osciladores. Otros componentes además de los inductores de calidad, son los varactores integrados que amplíen el rango de valores de la capacitancia sin que ello exija una gran cantidad de área para la integración.

El escalado de la tecnología CMOS (>65nm), ha permitido llegar a la integración en un solo chip de gran capacidad de procesado, comunicaciones inalámbricas (wifi, bluetooth), memoria, video, circuitos de RF, audio. Estos RFIC nos permiten disponer de terminales móviles que integran en un solo chip tecnología cuatribanda, cámara de fotos, navegador de internet, reproductor mp3, reproductor de video, agenda, etc .

Bluetooth es un estandar de conectividad wireless que provee comunicaciones de voz y datos de bajo coste para enlazar teléfonos móviles PDA, PC, cámaras digitales y otros dispositivos portátiles. Está tecnología trabaja a 2.4 GHz. Los dispositivos Bluetooth operan en tres clases de potencia. La clase 2 opera a 0 dBm, la clase 2 opera a 4 dBm y la clase 1 opera a 20 dBm. Todas ellas transmite datos a 1 Mbps y la última generación oscila entre 2 y 12 Mbps.

Por lo tanto estos dispositivos deben ser capaces de controlar la potencia desde 20 dBm hasta 0 dBm, Bluetooth habilita este control de potencia optimizándola con LMP (Link Manager Protocol). Consiste en medir la señal recibida (RSSI) y reportando si la señal debe ser amplificada o no. Bluetooth además es considerado un estandar de bajo coste, y lo consigue gracias a la tecnología CMOS. CMOS es usado en esta tecnología como amplificadores de potencia, a continuación se muestra un esquema de un amplificador de este tipo

Amplificador de potencia CMOS.

Problemas de diseño

La integración de la sección digital y de RF sobre un mismo sustrato es un tema de gran interés en la actualidad por las diferentes dificultades que ello conlleva. La problemática de la integración de estas dos secciones tan diferentes repercute en todos los niveles de abstracción y flujos de diseño, desde el desarrollo de la arquitectura, particionado, simulación, pruebas, elección de estándares, normativas, algoritmos, protocolos de comunicación, pasando por aspectos de simulación (CAD y modelado) para la planificación y coordinación de flujos de diseño (en sus diferentes niveles de abstracción), todos estos aspectos enmarcados y delimitados por el desarrollo de la tecnología actual y futura. Por lo tanto, a pesar de las ventajas, es innegable que la tecnología CMOS sufre de una serie de limitaciones, de entre las cuales se destacan los problemas referentes a la integridad de la señal. De entre estos problemas, el ruido de conmutación puede ser considerado un factor crítico en el diseño de Circuitos Integrados. La actividad eléctrica de los nodos digitales se acopla desde la red de distribución de energía al sustrato, implicando la transmisión de ruido a puntos sensibles de las secciones analógicas o de radiofrecuencia (RF), lo cual degrada notablemente sus prestaciones.

Aplicaciones

Las principales aplicaciones de los circuitos integrados de radiofrecuencia son los productos para comunicaciones inalámbricas, como por ejemplo, teléfonos móviles y PCS (servicio de comunicaciones personales: conjunto de tecnologías digitales celulares), estaciones base, redes de área local inalámbricas y módems para televisión cable.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02

Circuitos Integrados configurables ASIC.

http://icprgm-asic.blogspot.com/2007/12/asics-basadfo-en-el-arreglo-de.html

Un Aplication Specific Integrate Circuit o circuito integrado de aplicación específica, mejor conocido como ASIC por sus siglas en ingles, es un circuito integrado configurable que ha sido diseñado para un propósito u aplicación específica para un producto electrónico específico.

Un ASIC completamente configurable tiene probablemente todos los elementos lógicos configurables y adicionalmente todas sus capas son configurables. Un microprocesador es un ejemplo de un de un circuito integrado completamente configurable, en él los diseñadores invierten muchas horas de trabajo para configurar completamente una sección de no mas de una micra cuadrada.

En este tipo de ASIC's se pueden diseñar una o todas las celdas lógicas, la circuitería o layout especificamente para un ASIC [4]. Esto posibilidad permite al diseñador dejar de lado la facilidad de usar celdas probadas y precaracterizadas para todo o parte del diseño. Esto es de provecho solo en caso de que las celdas lógicas existentes en las librerías no tengan propiedades deseables tales como velocidad de cálculo o si la celda es muy grande y consume mucha energía, puede darse el caso de que simplemente ninguno de los diseños disponibles de las celdas de los archivos o librerías sirvan para el propósito deseado. Cada vez menos IC's completamente configurables son diseñados puesto que existen problemas con ciertas partes especiales del ASIC que son muy difíciles de manejar.

Históricamente la tecnología bipolar ha sido utilizada para la precisión en funciones analógicas. La razón fundamental de ello es que en todos los circuitos integrados el apareamiento de las características entre los componentes de distintos IC's es mala pero entre los componentes de un mismo IC's es excelente. Para mejorar la diferencia entre ellos se procesan obleas de silicio por lotes donde se producen varios miles de IC's al mismo tiempo con mínimas diferencias de apareamiento entre si.

El apareamiento entre los transistores es crucial para la operación de un circuito. Para el diseño de IC's se deben localizar pares de transistores uno junto al otro. La física del dispositivo dicta que un par de transistores bipolares podría siempre aparearse mucho más que los transistores de tecnología CMOS del mismo tamaño.

La tecnología bipolar es empleada para el diseño de los ASIC's completamente configurables analógicos porque proporciona mejor precisión. Aunque la realidad es otra, a pesar de las malas propiedades del uso de la tecnología CMOS para la electrónica analógica su empleo se ha incrementado, dos razones de ello son: Es la tecnología mas disponible en el mercado para fabricar IC's, muchos ASIC's estan construidos en esta tecnología. y permite mucho mayor nivel de integración ya que se requieren funciones analógicas y digitales dentro de un mismo IC.

Por este motivo lo diseñadores de ASIC's han encontrado maneras de implementar funciones analógicas utilizando tecnología CMOS con técnicas que aprovechan la exactitud de los diseños analógicos bipolares, la tecnología se denomina BiCMOS.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02