NUEVAS TECNOLOGIAS: un ejemplo de interacción entre ciencia, tecnología y sociedad.

Fuente: http://perceianadigital.com/index.php/acercamiento-a-las-tics/519-nuevas-tecnologias-un-ejemplo-de-interaccion-entre-ciencia-tecnologia-y-sociedad

Vivimos en una época en la que es evidente el triunfo de la tecnología de la información y las comunicaciones así como sus aplicaciones en la actividad científico-técnica, social y económica. Cualquier avance tecnológico necesita apoyarse en la ciencia y la ciencia también necesita de la tecnología para conseguir nuevos descubrimientos, vernos ahora como la tecnología de la información y las comunicaciones también se han apoyado en la ciencia.

Hoy en día es imposible que nuestros jóvenes alumnos no sepan que es internet, los entornos multimedia o la realidad virtual y que no conozcan las últimas ofertas de ordenadores con determinadas características de memoria RAM, sin embargo puede que sea probable que los jóvenes no sepan que el gran avance se produjo gracias al descubrimiento del transistor, al que en gran medida se deben todos esos logros de la Electrónica integrada que subyace a todas esas aplicaciones mencionadas.

Con el descubrimiento del transistor en diciembre de 1047 (publicado en Junio de 1948), John Bardeen y Walter Brattain inauguraron la época de los semiconductores y la Electrónica fría con alto grado de integración y con ello la posibilidad de toda la tecnología actual en comunicación, cálculo, instrumentación y control. El transistor, es un dispositivo de tres terminales que puede emplearse como amplificador, oscilador y para otros propósitos para los que se había usado las válvulas de vacío.

Hasta 1948 todos los dispositivos electrónicos estaban basados en el movimiento de electrones en el vacío o gases, bajo el control de campos eléctricos y magnéticos, y en la generación de estos portadores mediante emisión termoiónica, fotoeléctrica o secundaria. A partir de esta fecha los dispositivos electrónicos más relevantes están basados en la inyección y el transporte controlado de electrones libres o ligados en el interior de cristales semiconductores en los que hay heterogeneidades controladas que permiten realizar las mismas funciones que antes realizaban las válvulas y otras nuevas. Nace así la electrónica de los semiconductores pasando a primera línea la Física del Estados Sólido.

En la electrónica y en la mayoría de las ciencias se ve claramente la interacción de la ciencia con la tecnología, y es que la ciencia se apoya en la tecnología para avanzar pero la tecnología se ve recíprocamente beneficiada por los avances científicos. A este respecto, mirando hacia atrás vemos ahora cómo fue la Cristalografía y la Tecnología química quienes produjeron los materiales semiconductores.

Los semiconductores, junto con el descubrimiento del efecto transistor y una buena coyuntura económica militar, produjeron la primera fase de la microelectrónica y la tecnología de los circuitos integrados. De aquí mace una nueva etapa de la Física del Estado Sólido, justificada por la utilidad que se desprende de sus resultados tanto que hacen posible nuevos dispositivos electrónicos.

Es esta maraña de descubrimientos, desarrollos teóricos y aplicaciones la que refuerza la investigación básica y constituyen la base de la segunda revolución electrónica.

En la década de los años 60 se presentan tres líneas importantes:

· El desarrollo y la comercialización de los dispositivos de efecto campo.

El paso de la tecnología del germanio a la del silicio.

El nacimiento y espectacular desarrollo de los circuitos integrados.

Los fallos encontrados en los primeros intentos de realización de transistores de efecto campo fueron superados al reemplazar la placa conductora por una unión P-N.

Los circuitos integrados que cumplirán cincuenta años en el 2010 tienen como idea básica la de producir sistemas electrónicos de funciones cada vez más complejas sobre un solo bloque de silicio reemplazando los elementos discretos (transistores, diodos, resistencias, condensadores, conductores y aislantes) por áreas funcionalmente equivalentes.

Por último cabe destacar que la sociedad se ve enormemente beneficiada de estos avances científicos y tecnológicos, en este caso las nuevas tecnologías han cambiado nuestra forma de vida facilitando un intercambio de información rápida que nuestros antepasados nunca habrían imaginado.

Nombre: Inmaculada Muñoz Gallego.

Centro: I.E.S. Virgen de Gracia.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02

FAMILIAS LOGICAS AVANZADAS

Familia DTL

Fuente: http://www.angelfire.com/la/SEMICONDUCTORES/fla.html

Con este tipo de familia se construyen, principalmente, las puertas NAND y NOR. Recordemos que ambas son una combinación entre una puerta NOT y una puerta AND o OR. La familia DTL se construye con una puerta de diodos y otra RTL.

La familia lógica DTL, la cual incorpora dos tecnologías de diodos y RTL

Analicemos, en primer lugar, cómo se construye una puerta NOT o inversora. El circuito transistor de la ilustración siguiente presenta un inversor para lógica positiva, donde consideraremos un nivel bajo de 0,2 V. correspondiente a la tensión colector-emisor del transistor utilizado y un nivel alto igual a la tensión de alimentación Vcc. Si en la entrada hay un 0 lógico, es decir, su tensión es de 0,2 V, el transistor se encontrará a corte, y en la salida tendremos un 1. Si por el contrario, la tensión en la variable de entrada es Vcc, el transistor pasará a saturación y en la salida tendremos un 0 lógico.

La puerta inversora con tecnología RTL, donde el transistor hace de inversor

A la hora del diseño de los inversores hay que tener en cuenta ciertas características del transistor: la tensión de polarización inversa de la unión de emisor no debe sobrepasar la de ruptura emisor-base (normalmente indicada por el fabricante). Ganancia de corriente en continua. Como ésta disminuye con la temperatura, el circuito debe diseñarse para que el transistor permanezca en saturación aun a las temperaturas más bajas que puedan darse.

Para el cálculo de la curva de transferencia de una puerta DTL se utiliza su circuito equivalente, de dos diodos en oposición y dos uniones base - emisor

La corriente inversa de saturación de colector aumenta aproximadamente el 7% por ºC, por lo que no es posible despreciar el efecto de esta corriente para temperaturas elevadas. Ya hemos visto cómo funciona la puerta AND en la lógica de diodos, y ahora analizaremos el modo en que actúan conjuntamente ambas tecnologías, esto es, unidas en la familia DTL.

Para la fabricación de circuitos integrados con tecnología DTL es necesario sustituir la resistencia y el condensador en paralelo por dos diodos en serie, D y D'

Si cualquier entrada está conectada a nivel bajo su diodo correspondiente (D1, D2 o D3) derivará a tierra la corriente que pasa por la resistencia R1. En este caso, la tensión en el ánodo de cualquiera de los diodos viene fijada por el nivel bajo de entrada más la caída de tensión del diodo correspondiente. Cuando esta tensión es inferior a tres caídas de diodo el transistor de salida pasará a corte. Basta con que una de las entradas esté a nivel bajo para que esto ocurra. Si el resto de las entradas se encontrara a nivel alto, lo único que sucedería es que los diodos correspondientes dejarían de conducir, ya que la tensión de sus ánodos está fijada por el diodo de la entrada que conduce y la tensión de los cátodos sería superior a la de los ánodos quedando polarizados inversamente.

En resumen, podíamos decir que, estando a nivel bajo cualquiera de las entradas, el transistor de salida pasará a corte y la tensión de su colector estará a nivel alto. Sólo cuando todas las entradas están a nivel alto conducirá el transistor y la tensión de su colector será baja, siendo la salida un 0 lógico. El condensador C que se coloca en paralelo con R2 es para mejorar la respuesta transitoria del inversor. Este condensador colabora en la eliminación de la carga de saturación almacenada en la base cuando la señal pasa abruptamente de un estado lógico al otro. Recordemos que un transistor no puede salir de saturación hasta tanto esta carga no abandone la región de base. El tiempo necesario para eliminar esta carga de saturación se denomina tiempo de almacenamiento.

Como casi todas las puertas lógicas se fabrican en circuitos integrados, y en algunos casos los valores elevados de resistencias y condensadores no nos lo van a permitir, y como los transistores y diodos son extraordinariamente baratos de fabricar, la puerta que hemos descrito con resistencia y condensador en la base del transitor Q1, se modifica de manera que R2 y C se sustituyen por diodos. El funcionamiento es análogo al descrito en párrafos anteriores.

Estas puertas se pueden mejorar todavía más si sustituimos el diodo D por un transistor Q2, tal como se indica en la ilustración siguiente. Cuando Q2 está conduciendo se encuentra en su región activa y no en saturación. Esta conclusión se obtiene a partir del hecho de que en la resistencia R2 la corriente está en la dirección de la polarización inversa de la unión del colector del transistor Q2. Como la corriente del emisor de este transistor alimenta la corriente de base de Q1, éste está excitado por una corriente de base mucho mayor que el transistor del circuito anterior con dos diodos. Tomando transistores con iguales características para uno y otro circuito se observa claramente que este último circuito tiene una corriente de colector mucho mayor y, por lo tanto, una capacidad de salida o fan-out mayor.

Para mejorar las puertas DTL, con respecto a su capacidad de salida, se sustituye uno de los diodos por un transistor

Características de la familia DTL

De entre las características de cualquier familia lógica hay una serie de ellas que nos definen qué ventajas e inconvenientes nos encontraremos a la hora de aplicarlas a nuestros circuitos. La primera de ellas es la velocidad de conmutación, en el caso que estamos considerando viene fijada por:

- La velocidad de los dispositivos que la componen.

- Las constantes de tiempo de los circuitos.

En las DTL se observa que la impedancia de salida a nivel alto es tres veces mayor que en RTL. Si consideramos que una puerta DTL va a excitar a una serie de puertas de su misma familia conectadas a su salida, y que cada una de ellas tiene una capacidad parásita a masa, veremos que las capacidades de las puertas de carga aparecen en paralelo y de la que nos resultará una constante de tiempo de valor igual al producto del número de puertas por la capacidad parásita y por la resistencia de salida de la puerta que soporta la carga. De donde resultará, como principal consecuencia o característica, que nos disminuirá considerablemente la velocidad de conmutación en las transiciones de un nivel a otro.

Otro aspecto que hay que considerar es la inmunidad al ruido, debido básicamente a las interferencias producidas por el ambiente exterior al circuito y a la alta impedancia que suelen ofrecer estas puertas. Para evitar esto último se crearon las puertas HTL, de funcionamiento análogo a las DTL, introduciendo un diodo zener en lugar del diodo convencional utilizado para las puertas DTL.

La familia HTL representa una mejora con respecto al ruido de las DTL

En esta curva comparativa se puede ver la diferencia en los niveles de inmunidad al ruido, entre las puertas DTL y HTL

Adriana Gabriela Trujillo

C.I.17863740

EES

IC Packaging - Nearing 50 year of evolution

Fuente: http://www.globalsmt.net/documents/Columns-Fjelstad/7.7_fjelstad.pdf

While the glamour of the integrated circuit has diminished little over the nearly five decades of its existence, it has become increasingly clear in the last several years that the performance of semiconductor chips is being gated by the IC package. Once a bit of an 'ugly duckling' technology (in the early history of the IC, the package is given almost no mention), the IC package is blossoming into a swan and it is now beginning to rival the very technology that gave it birth in terms of the attention it is getting. As evidence one can point to the increasing numbers of colleges, universities and research institutes around the globe that are making a science out of what was one time somewhat of a craft. Or one can look to the explosion in packaging related patents that have been filed and issued over the course of the last ten years. The reasons are manifold but they are rooted in cost, performance and reliability. To understand how IC packaging technology got to where it is today, it is necessary to look back at the road it traveled to get here.

The IC package was born of the IC, which, though it had great potential power within, did not have the ability to easily communicate with the world beyond owing to the fine and seemingly random pitch of its contacts. The nascent electronics assembly industry did not have such assembly prowess as they enjoy today and they needed something more friendly to their needs. Thus the two companies, Fairchild Semiconductor and Texas Instruments, homes of the co-inventors of the integrated circuit, Robert Noyce and Jack Kilby respectively, each devised what was to package the delicate ICs, and they came up with two different approaches. Fairchild was first with production ICs in 1961 and ultimately provided chips in through-holemountable dual in line packages (DIP). Texas Instruments came up with the flat pack for their ICs, which was probably the first surface mount package. Both used ceramic as the insulating carrier base for the lead frames to which the chip was interconnect by miniature wires. A relatively short time later, in 1963, IBM found success with the idea of direct connection by flip mounting the chip onto ceramic circuit substrates using solder. AT&T had a somewhat similar idea, but it required attachment of a planar beam lead, which was an early precursor of tape automated bonding (TAB) assembly. Those familiar with IC packages of today will recognize 'genetic material' that remains in the various packaging technologies from the different package lineages of earlier times. With the continuing rise in I/O counts over time, the limits of the earlier solutions were reached and newer formats were developed. The most important perhaps was the pin grid array (PGA) which established the area array interconnection concept and blazed a trail for the ball grid array (BGA) package, which came into prominence in the late 1980s and early 1990s. In between those events, surface mount technology took off, and a host of peripherally leaded IC packages came into being. First on two sides and then on four, early surface mount packages included the small (or Swiss) outline package (SOP), then a shrink version, the SSOP, and finally a thin version, the TSOP. The four-sided packages were called quad leaded fine pitch or QFPs and because they were plastic PQFPs. Tape

carrier packaging (TCP), a variation of TAB, found some favor because of their fine pitch leads, which allowed for reduced area use, but it was not as efficient as area array; the assembly was very difficult and prone to solder shorts.

Chip scale packaging represented the next step in the evolution of packaging. It was fundamentally an effort to obtain the benefits of flip chip assembly (smallest form factor, highest performance, etc.) but without all of the risks and challenges, and with the benefit of standards, which is virtually impossible with flip chip. However, CSP technology has not replaced flip chip technology but has instead augmented it. The last stop in chip scale packaging is chip size, and that has been accomplished by wafer level packaging with the ICs being packaged directly on the silicon wafer.

Wafer level packaging began to take hold in the late 1990s, and today a substantial number of ICs are packaged on the wafer, mostly for lower lead count applications that do not require underfill to meet reliability requirements. That is not the end of the evolution of IC packaging, however.

Stacking of both chips within a packageand of packages on packages is now pacing IC packaging technology's evolution. This has been in response to the notion that IC packaging is now a volumetric problem. Volumetric system miniaturization and interconnection (VSMI) is required as

simply shrinking the package in the X and Y dimensions is no longer providing the size and performance demanded by today's advanced mobile products. Still, the idea of stacking of silicon chips and packages is not new and in fact it has roots in the 1980's and perhaps even earlier, but the need for such solutions was not pressing at the time. Today however, the concept of a system in package (SiP) has pressed stacked technology into service. Even these new SiP devices have precursors. Perhaps the most notable was the multichip module (MCM), which defined a path but which could not deliver cost-effectively because of the inability to get known good die (KGD).

In summary, the evolution of IC packaging technology has been a fascinating journey. It has moved from stagehand to leading actor in the theater of electronic manufacturing and may soon own the theater. Next year, 2008, marks the 50th anniversary of the invention of the IC, and while there is

no firm date to mark the invention of IC package technology, it is worth remembering the important role it has played in getting the electronics industry to where it is today. Perhaps the industry can find a way to pay homage to the IC package that made the rise of the IC possible.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC 02.

INTEGRATED CIRCUIT FABRICATION PROCESS

Fuente: http://web.engr.oregonstate.edu/~moon/engr203/read/read3.pdf

Do you ever wonder how the processor in your computer was actually fabricated? How is it that engineers can put hundreds of millions of transistors into one device that measures only a few centimeters on a side (and with so few errors) so the devices actually function as expected?

Devices such as modern computer processors and semiconductor memories fall into a class known as integrated circuits (IC). They are so named because all of the components in the circuit (and their "wires") are fabricated simultaneously onto a circuit during the manufacturing process. This is in contrast to circuits where each component is fabricated separately and then soldered or wired together onto a common board (such as those you probably build in your lab classes). Integrated circuits were first demonstrated independently by Jack Kilby at Texas Instruments and Robert Noyce at Fairchild Semiconductor in the late 1950s. Once developed, the ability to manufacture components

and their connections in parallel with good quality control meant that circuits with thousands (then millions, then billions) of components could be designed and built reliably.

Semiconductor Processing Basics

All mainstream semiconductor integrated-circuit processes start with a thin slice of silicon, known as a substrate or wafer. This wafer is circular and ranges from 4 to 18 inches in diameter and is approximately 1 mm thick (hence its name). Each wafer is cut from a single crystal of the element silicon and polished to its final thickness with atomic smoothness (Fig. TF7-1). Most circuit designs (like your processor) fit into a few square centimeters of silicon area; each self-contained area is known as a die. After fabrication, the wafer is cut to produce independent, rectangular dies often known as chips, which are then packaged to produce the final component you buy at the store.

Figure TF7-1: A single 4-inch silicon wafer. Note the

wafer's mirror-like surface. (Courtesy of Veljko Milanovic

A specific sequence or process of chemical and mechanical modifications is performed on certain areas of the wafer. Although complex processes employ a variety of techniques, a basic IC process will employ one of the following three modifications to the wafer:

• Implantation: Atoms or molecules are added to the silicon wafer, changing its electronic properties (Fig.TF7-2(a)).

• Deposition: Materials such as metals, insulators, or semiconductors are added in thin layers (like painting) onto the wafer (Fig. TF7-2(b)).

• Etching: Material is removed from the wafer through chemical reactions or mechanical motion (Fig. TF7-2(c)).

Lithography

When building a multi-component IC, we need to perform different modifications to differents areas of the wafer. We may want to etch some areas and add metal to others, for example. The method by which we define which areas will be modified is known as lithography.

Lithography has evolved much over the last 40 years and will continue to do so. Modern lithography employs all of the basic principles described below, but uses complex computation, specialized materials, and optical devices to achieve the very high resolutions required to reach modern feature sizes. At its heart, lithography is simply a stencil process. In an old-fashioned stencil process, when a plastic sheet with cut-out letters or numbers is laid on a flat surface and painted, only the cutout areas would be painted. Once the stencil is removed, the design left behind consists of only the painted areas with clean edges and a uniform surface. With that in mind, consider Fig. TF7-3. Given a flat wafer, we first apply a thin coating of liquid polymer known as photoresist (PR). This layer usually is several hundred nanometers thick and is applied by placing a drop in the center of the wafer and then spinning the wafer very fast (1000 to 5000 rpm) so that the drop spreads out evenly over the surface. Once coated, the PR is heated (usually between 60 to 100◦C) in a process known as baking; this allows the PR to solidify

slightly to a plastic-like consistency. Once baked and when exposed to ultraviolet (UV) light, the bonds that hold the PR molecules together are "chopped" up; this makes it easy to wash away the UV-exposed areas (some varieties of PR behave in exactly the opposite manner: UV light makes the PR very strong or cross-linked, but we will ignore that technique here). In lithography, UV light is focused through a glass plate with patterns on it; this is known as exposure.

These patterns act as a "light stencil" for the PR.Wherever UV light hits the PR, that area subsequently can be washed away in a process called development. After development, the PR film remains behind with holes in certain areas. How is this helpful? Let's look at how the modifications presented earlier can be masked with PR to produce patterned effects (Fig. TF7-4). In each case, we first use lithography to pattern areas onto the wafer (Fig. TF7-4(a)) then we perform one of our three processes (Fig. TF7-4(b)), and finally, we use a strong solvent such as acetone (nail polish remover) to completely wash away the PR (Fig. TF7-4(c)). The PR allows us to implant, deposit, or etch only in defined areas.

Fabricating a Diode

In Section 2-7, we discussed the functional performance of the diode as a circuit component. Here, we will examine briefly how a diode is fabricated. Similar but more complex multi-step processes are used to make transistors and integrated circuits. Conceptually, the simplest diode is made from two slabs of silicon—each implanted with different atoms—pressed together such that they share a boundary (Fig. TF7-5). The n and p areas are pieces of silicon that

have been implanted with atoms (known as impurities) that increase or decrease the number of electrons capable of flowing freely through the silicon. This changes the semiconducting properties of the silicon and creates an electrically active boundary (called a junction) between the n and the p areas of silicon. If both the n and p pieces of silicon are connected to metal wires, this two-terminal device exhibits the diode i–v curve shown in Fig. 2-35(c).

Figure TF7-6 shows the process for making a single diode. Only one step needs further definition: oxidation. During oxidation, the silicon wafer is heated to > 1000◦C in an oxygen atmosphere. At this temperature, the oxygen atoms and the silicon react and form a layer of SiO2 on the surface (this layer is often called an oxide layer). SiO2 is a type of glass and is used as an insulator.

Wires are made by depositing metal layers on top of the device; these are called interconnects. Modern ICs have 6 to 7 such interconnect layers (Fig. TF7-7). These layers are used to make electrical connections between all of the various components in the IC in the same way that macroscopic wires are used to link components on a breadboard.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02

FABRICACION DE CIRCUITOS INTEGRADOS

Fuente: http://es.wikipedia.org/wiki/Fabricaci%C3%B3n_de_circuitos_integrados

La fabricación de circuitos integrados es un proceso complejo y en el que intervienen numerosas etapas. Cada fabricante de circuitos integrados tiene sus propias técnicas que guardan como secreto de empresa, aunque las técnicas son parecidas. Los dispositivos integrados pueden ser tanto analógicos como digitales, aunque todos tienen como base un material semiconductor, normalmente el silicio.

Ejemplo de fabricación de un transistor

En la siguiente figura se muestra detalladamente el proceso de fabricación de un transistor MOS (MOSFET). No es la única forma de hacerlo, pero es un proceso típico:

1. Se parte de la oblea de material semiconductor.
2. Se hace crecer una capa de óxido (zona rayada) que servirá como aislante.
3. Se deposita un dieléctrico como el nitruro (capa roja) que servirá como máscara, también se podía usar simplemente el óxido anterior como máscara, depende del grosor y de los procesos siguientes.
4. Se deposita una capa de resina sensible a la radiación (capa negra), típicamente a la radiación luminosa. Se hace incidir la luz para cambiar las características de la resina en algunas de sus partes. Para ello sirven de ayuda las máscaras hechas antes con herramientas CAD.
5. Mediante procesos de atacado algunas zonas de la resina son eliminadas y otras permanecen.
6. Se vuelve a atacar, esta vez el nitruro. Este paso se podía haber hecho junto al anterior.
7. Implantación iónica a través del óxido.
8. Se crean las zonas que aislarán el dispositivo de otros que pueda haber cerca (zonas azules).
9. Se crece más óxido, con lo que éste empuja las zonas creadas antes hacia el interior de la oblea para conseguir un mejor aislamiento.
10. Eliminación del nitruro y parte del óxido.
11. Se hace crecer una fina capa de óxido de alta calidad que servirá de óxido de puerta al transistor.
12. Deposición de una capa de polisilicio (capa verde oscuro) mediante procesos fotolitográficos análogos a los vistos en los puntos 1 al 5. Este polisilicio será el contacto de puerta del transistor.
13. Atacado del óxido para crear ventanas donde se crearán las zonas del drenador y surtidor. El polisilicio anterior servirá de máscara al óxido de puerta para no ser eliminado.
14. Implantación iónica con dopantes que sirven para definir el drenador y el surtidor. El polisilicio vuelve a hacer de máscara para proteger la zona del canal.
15. Vemos en verde claro las zonas de drenador y surtidor.
16. Se deposita una capa de aislante (zona gris).
17. Mediante procesos fotolitográficos como los vistos antes se ataca parte del óxido.
18. Se deposita una capa metálica que servirá para conectar el dispositivo a otros.
19. Se ataca de la forma ya conocida el metal (capa azul oscuro) para dejar únicamente los contactos. El contacto de puerta no se muestra en la figura porque es posterior al plano que se muestra.

Una vez que se diseñan los transistores se hace el juego de máscaras de las metalizaciones que es la forma de conectar los transistores para formar estructuras más complicadas, como puertas lógicas.

En la siguiente figura se puede ver el juego de máscaras de una Puerta OR de dos entradas. El diseño es CMOS.

• Las líneas azules rayadas son metalizaciones
• Las líneas rojas es polisilicio
• Las zonas amarillo y verde con puntos son zonas P+ y N+ respectivamente
• Las líneas azules sin relleno delimitan zonas N

Junto a cada transistor se especifican las dimensiones de su canal. El diseño cumple las reglas CN20.

La última fase en la fabricación es encapsularlo en el chip y soldar los pines.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC 02.

TRANSISTOR MOSFET

Fuente: http://www1.ceit.es/asignaturas/tecelectronica/Mos/mos.htm

El transistor MOSFET es la estructura actualmente mas utilizada en la tecnologia microelectronica VLSI. Varias razones explican esta preeminencia. Primero es una estructura autoaislada eléctricamente no siendo necesario fabricar islas de material aisladas por unione. Este hecho permite colocar transistores MOS juntos en el chip con el consiguiente ahorro de espacio y de pasos de proceso. Segundo, puede ser fabricado en el en el substrato sin la necesidad de crecer costosas capas epitaxiales. Sin embargo cada vez se usan más las epitaxias para mejorar las características de funcionamiento de los dispositivos MOS. Finalmente es un dispositivo de alta impedancia por lo que su consumo de potencia es bajo. A continuación describiremos el proceso d
e fabricación de una estructura MOS básica: el transistor NMOS. Mencionar que continuamente aparecen modificaciones de esta estructura para diversas aplicaciones o mejora de características.

Proceso de Fabricacion de un transistor NMOS

La figura muestra el corte transversal de un MOSFET con canal n. Se observa la estructura n (fuente/zona roja) p (puerta/zona azul)) n (drenado/zona roja) típica de un transistor. La aplicación de tensión al electrodo puerta (zona amarilla) provocará una inversión superficial bajo el óxido de puerta (zona azul bajo puerta) creando un canal n que pondrá en contacto fuente y drenado (zonas rojas). (Field Effect Transistor FET).

Sección transversal de un transistor MOSFET con canal n

El proceso de fabricación de este dispositivo sería el siguiente.

1) Se parte de un substrato de silicio monocristalino tipo p de una resistividad » 5 W .cm y orientado según una dirección <100>

2) Se crece mediante oxidación térmica una capa de SiO2 de » 500 A de espesor seguido de una deposición de nitruro de silicio de » 1000 A

3) El área activa del dispositivo es definida mediante fotolitografía creándose un canal de parada por implantación de boro a través del óxido/nitruro

4) Se elimina el nitruro no protegido por la fotoresina y el wafer es introducido en un horno de oxidación con el objetivo de crecer el óxido de campo (Field Oxide, FOX, » 0.5-1 m m) y realizar la distribución del boro.

5) La capa óxido/nitruro es eliminada de la zona activa y a continuación se crece el óxido de puerta de algunos centenares de angstroms de espesor. En la tecnología punta actual el espesor de este óxido de silicio es de solo decenas de angstroms. Para ajustar la tensión umbral, tensión puerta-fuente por encima de la cual se produce el canal n y el dispositivo conduce, se implanta la dosis de iones adecuada en el canal

6) Se crece el polisilicio del electrodo puerta, zona amarilla en la figura, el cual es fuertemente dopado mediante difusión o implantación de fósforo hasta conseguir una resistencia de hoja de 20-30 W /—. Con el objetivo de reducir la resistencia del electrodo de puerta hasta » 1 W /• se utilizan los siliciuros ya explicados anteriormente.

7) Una vez definida mediante fotolitografía el electrodo puerta se crean la fuente y el drenado, zonas n+ rojas en la figura, mediante implantación de arsénico, » 30 keV » 10¹⁶ cm^-2, utilizando como máscara el electrodo puerta

8) Deposición de una capa de PSG mediante CVD y posterior tratamiento térmico para conseguir una topografía suave

9) Proceso fotolitográfico de apertura de ventanas para contactos e interconexiones.

10) Deposición de capa de aluminio mediante sputtering y proceso fotolitográfico para la definición de contactos e interconexiones en la capa metálica. El contacto al electrodo puerta se realiza fuera de la zona activa del dispositivo para evitar posibles daños a la capa delgada de óxido de puerta.

En este proceso NMOS hay seis operaciones de crecimiento de película, cuatro pasos de fotolitografía, tres implantaciones iónicas y cuatro operaciones de ataque ahorrándose dos operaciones de fotolitografía y un proceso de implantación en comparación con el proceso bipolar básico.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02

HETEROJUNCTION BIPOLAR TRANSISTOR

Fuente: http://en.wikipedia.org/wiki/Heterojunction_bipolar_transistor

The heterojunction bipolar transistor (HBT) is an improvement of the bipolar junction transistor (BJT) that can handle signals of very high frequencies up to several hundred Ghz. It is common in modern ultrafast circuits, mostly radio-frequency (RF) systems, as well as applications requiring a high power efficiency, such as power amplifiers in cellular phones. The idea of employing a heterojunction is as old as the conventional BJT, dating back to a patent from 1951

MATERIALS

The principal difference between the BJT and HBT is in the use of differing semiconductor materials for the emitter and base regions, creating a heterojunction. The effect is to limit the injection of holes from the base into the emitter region, since the potential barrier in the valence band is higher than in the conduction band. Unlike BJT technology, this allows a high doping density to be used in the base, reducing the base resistance while maintaining gain. In 1982 the efficiency of the device was reviewed by Herbert Kroemer, who received a Nobel Prize for his work in heterojunctions in 2000 at the University of California, Santa Barbara.

Materials used for the substrate include silicon, gallium arsenide, and indium phosphide, while silicon / silicon-germanium alloys, aluminium gallium arsenide / gallium arsenide, and indium phosphide / indium gallium arsenide are used for the epitaxial layers. Wide-bandgap semiconductors are especially promising, eg. gallium nitride and indium gallium nitride.

In SiGe graded heterostructure transistors, the amount of germanium in the base is graded, making the bandgap narrower at the collector than at the emitter. That tapering of the bandgap leads to a field-assisted transport in the base, which speeds transport through the base and increases frequency response.

FABRICATION

Due to the need to manufacture HBT devices with extremely high-doped thin base layers, molecular beam epitaxy is principally employed. In addition to base, emitter and collector layers, highly doped layers are deposited on either side of collector and emitter to facilitate an ohmic contact, which are placed on the contact layers after exposure by photolithography and etching. The contact layer underneath the collector is, named subcollector, is an active part of the transistor. Other techniques are used depending on the material system. IBM and others use UHV CVD for SiGe; other techniques used include MOVPE for III-V systems.

LIMITS

A pseudomorphic heterojunction bipolar transistor developed at the University of Illinois at Urbana-Champaign, built from indium phosphide and indium gallium arsenide and designed with compositionally graded collector, base and emitter, was demonstrated to cut off at a speed of 710 gigahertz

Besides being record breakers in terms of speed, HBTs made of InP/InGaAs are ideal for monolithic optoelectronic integrated circuits. A pin-type photo detector is formed by the base-collector-subcollector layers. The bandgap of InGaAs fits for detection of 1.55μm-wavelength signal used in optical communication systems. Biasing the HBT to obtain an active device, a photo transistor with high internal gain is obtained. Among other HBT applications are mixed signal circuits such as analog-to-digital and digital-to-analog converters.

Adriana Gabriela Trujillo

C.I.17863740

EES

SECC. 02