TECNOLOGÍA DE CIRCUITOS INTEGRADOS
Sobre los tipos de circuitos integrados, la tecnología de producción y las aplicaciones.
1- CIRCUITOS LÓGICOS
El continuo incremento de la complejidad de circuitos y el paralelo desarrollo del poder del manejo de información mediante
computadoras permite la producción de alta integración por ordenador CID compuesta por el diseño asistido por computador
CAD y la producción asistida por computador CAM. Los primeros componentes lógicos se desarrollaron en las siguientes
etapas:
!Lógica de Diodo DL. Carece de ganancia de tensión y la señal se atenúa al conectar varios circuitos en cascada. La
tensión umbral de disparo es baja (0,7 V) y por ello tiene un pequeño margen de ruido. Resulta imposible la conexión en
cascada de la secuencia And-Or-And ya que si se desea la salida H (nivel alto equivalente al 1 lógico) se debe tener R1
si se desea una salida L (nivel bajo equivalente al 0 lógico) se debe cumplir que R1>R2. Es imposible cumplir ambas
condiciones simultáneamente.
!Lógica Transistor-Resistencia RTL. Permite una ganancia interna y la función lógica inversora. Se requiere una tensión
de entrada lo suficientemente alta como para saturar al transistor. Al colocar varias entrada en paralelo se produce una sobresaturación
que disminuye la frecuencia de conmutación. La juntura, al cambiar de polarización directa a inversa, debe perder
las cargas acumuladas y determina de esta forma el tiempo de conmutación (fenómeno de recuperación inversa).
!Lógica Diodo-Transistor DTL. Solo se puede construir compuertas Nand pues absorben corriente de entrada con nivel L
y no entregan corriente de salida con nivel H. Se han logrado valores altos de fan-in (factor de carga de entrada; número de
compuertas del mismo tipo en paralelo a la entrada) y fan-out (factor de carga de salida; número de compuertas del mismo
tipo en paralelo a la salida). La tensión umbral es baja (2,1 V) y entrega una pobre inmunidad al ruido. DTL tiene el
problema que cuando la salida es H la impedancia es alta, mientras que cuando la salida es L la impedancia es nula. Esto
hace que la capacidad parásita de salida se cargue lentamente lo que perjudica la velocidad de conmutación. Lo ideal sería
tener en ambos casos una impedancia (lógica TTL).
!LOGICA TTL. Se obtiene a partir de DTL reemplazando el diodo de entrada por un transistor. Se utiliza un transistor de
entrada multiemisor y un circuito "totem" de salida (active pull up) con lo que se logra que conduzca un transistor por vez
disminuyendo de esta manera el consumo. En el momento de conmutar ambos TR pueden conducir a la vez drenando
corriente y produciendo ruido. La resistencia de colector limita dicha corriente. En TTL no se puede aumentar el fan-in
externamente. Como en ambas situaciones existe un TR de salida en conducción la impedancia de salida es siempre baja.
Esto elimina la posibilidad de la función "and por conexión", pero permite bajo tiempos de propagación (medido entre la
entrada y salida de un pulso a mitad de altura en la compuerta). El tiempo de propagación de DTL es de 30 nseg; en RTL es
de 12 nseg y en TTL de 10 nseg. Para aumentar la velocidad se recurre a transistores del tipo Schottky (transistor de Si con
un diodo metal-semiconductor entre base y colector) logrando tiempos de propagación del orden de 3 nseg. El diodo no
permite la saturación del TR incrementando la velocidad.
!LÓGICA ACOPLADA POR EMISOR ECL. Una segunda alternativa para impedir la saturación del TR e incrementar
la velocidad de conmutación de la compuerta es el uso de la lógica acoplada por emisor. Consiste en una entrada diferencial
donde de un lado se dispone de las entradas A y B y del otro una tensión de referencia obtenida desde un estabilizador en
temperatura mediante diodos. Las señales de entrada y salida son de bajo nivel (800 mV), con lo que no se llega a la
saturación, obteniendo tiempos de propagación de 1 o 2 nseg.
Como el circuito drena permanentemente corriente no produce ruido de conmutación pero dispone de un reducido margen de
ruido debido al uso de señales pequeñas. El consumo es sustancialmente superior en ECL. Mientras los niveles en TTL son
+2,5/+0,5 V en una impedancia de 75 ohm, en ECL son de -0,8/-1,8 V en la misma impedancia. Los circuitos TTL se usan
hasta velocidades de 34 Mb/s y ECL para velocidades superiores a 140 Mb/s.
!LÓGICA METAL-OXIDO SEMICONDUCTOR MOS. Con el propósito de reducir el consumo se aplica la lógica con
transistores MOS para la familia TTL. El funcionamiento se basa en el transistor de efecto de campo FET donde se dispone
de un pobre dopado entre la fuente S y el sumidero D (FET enhancement). Se requiere de una polarización directa para traer
portadores minoritarios desde el sustrato y generar una corriente eléctrica. El circuito con transistores FET-MOS tiene una
alta inmunidad al ruido y como la impedancia de salida es elevada presenta un valor de fan-out alto. En la configuración
CMOS con FET (MOS Complementarios) el consumo es muy bajo debido a que circula solo una corriente de fuga debido al
aislante de óxido. La densidad de integración se ve afectada debido a que sí bien no son necesarias "islas" para separar los
transistores los pasos de producción son muchos. El consumo es bajo pero la velocidad de conmutación no es muy elevada.
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(2)
2- CIRCUITOS INTEGRADOS
2.1- GRAN ESCALA DE INTEGRACIÓN
Los circuitos integrados IC permiten una elevada densidad de componentes. Sucesivamente el número de compuertas en cada
IC ha aumentado, muchas veces ligado a nuevos conceptos en telecomunicaciones (Tabla 01). En la misma tabla se indica la
evolución hacia el futuro prevista en 1996.
Los circuitos semicustom o Gate Array están constituidos por columnas de compuertas con 4 transistores cada una separadas
por columnas vacías para colocar los contactos. Los productores de IC Gate Array reciben del diseñador el conexionado de
compuertas. Si el número de IC a producir es elevado se recurre al diseño a medida (IC Custom).
CARACTERÍSTICAS. La tecnología permite en la actualidad:
-CMOS hasta 200.000 gate/chip y hasta 100 Mb/s. CMOS no incluye, por lo tanto, la jerarquía sincrónica SDH.
-Si/bipolar trabaja hasta STM-16 en 2,5 Gb/s, la ECL hasta 0,7 y la SSI hasta 5 Gb/s;
-BICMOS (bipolar+CMOS) permite hasta 100.000 gate/chip y 200 Mb/s;
-AsGa (Arseniuro de Galio) permite hasta 10 Gb/s pero con elevado costo y complejidad.
-El AsGa se lo usa en la etapa de multiplexación de 2,5 Gb/s (SDH).
PRODUCCIÓN. Los IC se realizan mediante una técnica de producción con la siguiente secuencia que se muestra en la Fig
01:
-Por oxidación de un cristal de Silicio (substrato) en atmósfera húmeda a 1200°C, se obtiene una superficie de SiO2.
-Se coloca una laca o emulsión fotosensible para protección (polimerización).
-Una máscara con la estructura de la capa a ser realizada aísla la zona. Luego polimeriza mediante rayos ultravioleta.
-Mediante métodos químicos se elimina la laca fotosensible polimerizada.
-Se procede a la cauterización mediante ácido fluorhídrico para eliminar el óxido de Si.
-Se elimina la capa de laca mediante ácido sulfúrico.
-Implantación iónica o difusión de átomos aceptores (In,B,Ga) o donores (As,An,P).
2.2- DISEÑO DE MONTAJE SUPERFICIAL SMD
El encapsulado de los componentes discretos o de IC requiere de terminales conductores que necesitan zócalos o deben ser
semi-insertados en la plaqueta impresa mediante huecos. A frecuencias altas los terminales pueden afectar los parámetros de
los circuitos. Para reducir este problema se recurre a los componentes sin terminales SMD. Son circuitos de pequeño
contorno con varias decenas de terminales que se sueldan sobre el mismo circuito impreso.
En la Fig 01 se muestra el montaje de componentes SMD, la secuencia es la siguiente:
-Se dispone de la placa impresa lista para el ensamblaje.
-Se coloca una pasta de estaño o crema para la soldadura (aleación de microesferas de estaño, plomo y fundentes).
-Se posicionan los componentes quedando adheridos y soldados.
-Se suelda mediante reflujo con rayos IR o UV en un horno. El adhesivo se coloca mediante serigrafía o stencil.
-Se coloca un adhesivo en la cara inferior y se posicionan los componentes.
-Se suelda la cara inferior mediante una doble ola.
Se indica a continuación un ejemplo para determinar el beneficio derivado del uso de componentes SMD. Un IC
convencional de 64 terminales con una dimensión de 2,3 x 8,1 cm tiene una distancia entre terminales de 2,54 mm (mínimo
diámetro posible en los agujeros del circuito impreso) y ocupa una superficie de 18,6 cm2. Un SMD de igual función ocupa
un área de 5,3 cm2. La razón de ello es que la separación entre terminales es de 0,76 a 0,5 mm.
Tabla 01: Comparación de tecnologías de circuitos IC.
Denominación Densidad Línea Año y Aplicación
MSI Medium 102/chip --- 1965
LSI Large 103/chip 10 μm 1970-Central Digital
VLSI Very 105/chip 6 μm 1980
VLSI/CMOS 106/chip 3 μm 1985-Red ISDN
ULSI Ultra 107/chip 1 μm 1990-Celular Digital
Año 1995 1998 2001 2004 2007
Tamaño en um 0,35 0,25 0,18 0,12 0,10
Número de compuertas/chip 800K 2000K 5000K 10M 20M
Bits/chip de memoria RAM 64M 256M 1000m 4000M 16G
Número de niveles metálicos 4-5 5 5-6 6 6-7
Número de Input-output 750 1500 2000 3500 5000
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(3)
Fig 01. Producción de circuitos integrados.
2.3- DIGRESIÓN: SUPERCONDUCTIVIDAD
La superconductividad es una propiedad característica de los metales
de reducir la resistencia eléctrica a valores insignificantes a
temperaturas suficientemente bajas. El descubrimiento se debe a
H.Onnes-1911 (ver la fotografía histórica anexa) cuando enfrió con
Helio líquido el Mercurio y obtuvo una reducción a cero de la
resistencia eléctrica a 4,2°K. Se trató de una curiosidad de
laboratorio hasta que J.Bednoiz y K.Muller-1986 (para la IBM
Zurich Laboratory) encontraron materiales superconductores a
temperaturas significativamente altas.
Es importante superar el valor umbral de 77°K, ya que por encima
de dicho valor se usa Nitrógeno líquido con un costo
substancialmente inferior al Helio líquido (0,10 $/lt contra 3 $/lt,
valores a 1990). Por ejemplo, con óxidos de Itrio-Bario-Cobre se
obtienen valores de 90°K. Incluso se han observado signos de
superconductividad cerca de los 240°K.
Una aplicación es el denominado efecto Josephson-1962 el cual
concluye que una supercorriente fluirá sin voltaje aplicado desde un
superconductor a otro. La barrera de aislación entre ambos se
denomina juntura Josephson. Además se predijo que el voltaje
aplicado a la juntura superconductora dará lugar a una corriente
alterna cuya frecuencia es proporcional al voltaje. Viceversa, si se aplica una señal de microondas se dispone de un voltaje
proporcional a la frecuencia.
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(4)
El efecto Meissner predice que un superconductor tiene la habilidad de repeler campos magnéticos. La juntura Josephson
aplicada a la microelectrónica permitiría circuitos con una disipación despreciable, con una elevada densidad de integración.
Pueden construirse switch que cambien la resistencia eléctrica por incremento de la corriente o variación del campo
magnético. Sin embargo, un límite a la superconductividad es la densidad de corriente (108 A/cm2 en el primer monocristal
thin film con óxido superconductor reportado en 1987).
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(5)
LAMINA. En la primer fila se muestran circuitos VLSI. En la segunda fila se observan circuitos de montaje superficial,
junto con la tercera fila donde se observan componentes convencionales y la soldadura por ola continua.
Nerio Ramirez
Sobre los tipos de circuitos integrados, la tecnología de producción y las aplicaciones.
1- CIRCUITOS LÓGICOS
El continuo incremento de la complejidad de circuitos y el paralelo desarrollo del poder del manejo de información mediante
computadoras permite la producción de alta integración por ordenador CID compuesta por el diseño asistido por computador
CAD y la producción asistida por computador CAM. Los primeros componentes lógicos se desarrollaron en las siguientes
etapas:
!Lógica de Diodo DL. Carece de ganancia de tensión y la señal se atenúa al conectar varios circuitos en cascada. La
tensión umbral de disparo es baja (0,7 V) y por ello tiene un pequeño margen de ruido. Resulta imposible la conexión en
cascada de la secuencia And-Or-And ya que si se desea la salida H (nivel alto equivalente al 1 lógico) se debe tener R1
si se desea una salida L (nivel bajo equivalente al 0 lógico) se debe cumplir que R1>R2. Es imposible cumplir ambas
condiciones simultáneamente.
!Lógica Transistor-Resistencia RTL. Permite una ganancia interna y la función lógica inversora. Se requiere una tensión
de entrada lo suficientemente alta como para saturar al transistor. Al colocar varias entrada en paralelo se produce una sobresaturación
que disminuye la frecuencia de conmutación. La juntura, al cambiar de polarización directa a inversa, debe perder
las cargas acumuladas y determina de esta forma el tiempo de conmutación (fenómeno de recuperación inversa).
!Lógica Diodo-Transistor DTL. Solo se puede construir compuertas Nand pues absorben corriente de entrada con nivel L
y no entregan corriente de salida con nivel H. Se han logrado valores altos de fan-in (factor de carga de entrada; número de
compuertas del mismo tipo en paralelo a la entrada) y fan-out (factor de carga de salida; número de compuertas del mismo
tipo en paralelo a la salida). La tensión umbral es baja (2,1 V) y entrega una pobre inmunidad al ruido. DTL tiene el
problema que cuando la salida es H la impedancia es alta, mientras que cuando la salida es L la impedancia es nula. Esto
hace que la capacidad parásita de salida se cargue lentamente lo que perjudica la velocidad de conmutación. Lo ideal sería
tener en ambos casos una impedancia (lógica TTL).
!LOGICA TTL. Se obtiene a partir de DTL reemplazando el diodo de entrada por un transistor. Se utiliza un transistor de
entrada multiemisor y un circuito "totem" de salida (active pull up) con lo que se logra que conduzca un transistor por vez
disminuyendo de esta manera el consumo. En el momento de conmutar ambos TR pueden conducir a la vez drenando
corriente y produciendo ruido. La resistencia de colector limita dicha corriente. En TTL no se puede aumentar el fan-in
externamente. Como en ambas situaciones existe un TR de salida en conducción la impedancia de salida es siempre baja.
Esto elimina la posibilidad de la función "and por conexión", pero permite bajo tiempos de propagación (medido entre la
entrada y salida de un pulso a mitad de altura en la compuerta). El tiempo de propagación de DTL es de 30 nseg; en RTL es
de 12 nseg y en TTL de 10 nseg. Para aumentar la velocidad se recurre a transistores del tipo Schottky (transistor de Si con
un diodo metal-semiconductor entre base y colector) logrando tiempos de propagación del orden de 3 nseg. El diodo no
permite la saturación del TR incrementando la velocidad.
!LÓGICA ACOPLADA POR EMISOR ECL. Una segunda alternativa para impedir la saturación del TR e incrementar
la velocidad de conmutación de la compuerta es el uso de la lógica acoplada por emisor. Consiste en una entrada diferencial
donde de un lado se dispone de las entradas A y B y del otro una tensión de referencia obtenida desde un estabilizador en
temperatura mediante diodos. Las señales de entrada y salida son de bajo nivel (800 mV), con lo que no se llega a la
saturación, obteniendo tiempos de propagación de 1 o 2 nseg.
Como el circuito drena permanentemente corriente no produce ruido de conmutación pero dispone de un reducido margen de
ruido debido al uso de señales pequeñas. El consumo es sustancialmente superior en ECL. Mientras los niveles en TTL son
+2,5/+0,5 V en una impedancia de 75 ohm, en ECL son de -0,8/-1,8 V en la misma impedancia. Los circuitos TTL se usan
hasta velocidades de 34 Mb/s y ECL para velocidades superiores a 140 Mb/s.
!LÓGICA METAL-OXIDO SEMICONDUCTOR MOS. Con el propósito de reducir el consumo se aplica la lógica con
transistores MOS para la familia TTL. El funcionamiento se basa en el transistor de efecto de campo FET donde se dispone
de un pobre dopado entre la fuente S y el sumidero D (FET enhancement). Se requiere de una polarización directa para traer
portadores minoritarios desde el sustrato y generar una corriente eléctrica. El circuito con transistores FET-MOS tiene una
alta inmunidad al ruido y como la impedancia de salida es elevada presenta un valor de fan-out alto. En la configuración
CMOS con FET (MOS Complementarios) el consumo es muy bajo debido a que circula solo una corriente de fuga debido al
aislante de óxido. La densidad de integración se ve afectada debido a que sí bien no son necesarias "islas" para separar los
transistores los pasos de producción son muchos. El consumo es bajo pero la velocidad de conmutación no es muy elevada.
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(2)
2- CIRCUITOS INTEGRADOS
2.1- GRAN ESCALA DE INTEGRACIÓN
Los circuitos integrados IC permiten una elevada densidad de componentes. Sucesivamente el número de compuertas en cada
IC ha aumentado, muchas veces ligado a nuevos conceptos en telecomunicaciones (Tabla 01). En la misma tabla se indica la
evolución hacia el futuro prevista en 1996.
Los circuitos semicustom o Gate Array están constituidos por columnas de compuertas con 4 transistores cada una separadas
por columnas vacías para colocar los contactos. Los productores de IC Gate Array reciben del diseñador el conexionado de
compuertas. Si el número de IC a producir es elevado se recurre al diseño a medida (IC Custom).
CARACTERÍSTICAS. La tecnología permite en la actualidad:
-CMOS hasta 200.000 gate/chip y hasta 100 Mb/s. CMOS no incluye, por lo tanto, la jerarquía sincrónica SDH.
-Si/bipolar trabaja hasta STM-16 en 2,5 Gb/s, la ECL hasta 0,7 y la SSI hasta 5 Gb/s;
-BICMOS (bipolar+CMOS) permite hasta 100.000 gate/chip y 200 Mb/s;
-AsGa (Arseniuro de Galio) permite hasta 10 Gb/s pero con elevado costo y complejidad.
-El AsGa se lo usa en la etapa de multiplexación de 2,5 Gb/s (SDH).
PRODUCCIÓN. Los IC se realizan mediante una técnica de producción con la siguiente secuencia que se muestra en la Fig
01:
-Por oxidación de un cristal de Silicio (substrato) en atmósfera húmeda a 1200°C, se obtiene una superficie de SiO2.
-Se coloca una laca o emulsión fotosensible para protección (polimerización).
-Una máscara con la estructura de la capa a ser realizada aísla la zona. Luego polimeriza mediante rayos ultravioleta.
-Mediante métodos químicos se elimina la laca fotosensible polimerizada.
-Se procede a la cauterización mediante ácido fluorhídrico para eliminar el óxido de Si.
-Se elimina la capa de laca mediante ácido sulfúrico.
-Implantación iónica o difusión de átomos aceptores (In,B,Ga) o donores (As,An,P).
2.2- DISEÑO DE MONTAJE SUPERFICIAL SMD
El encapsulado de los componentes discretos o de IC requiere de terminales conductores que necesitan zócalos o deben ser
semi-insertados en la plaqueta impresa mediante huecos. A frecuencias altas los terminales pueden afectar los parámetros de
los circuitos. Para reducir este problema se recurre a los componentes sin terminales SMD. Son circuitos de pequeño
contorno con varias decenas de terminales que se sueldan sobre el mismo circuito impreso.
En la Fig 01 se muestra el montaje de componentes SMD, la secuencia es la siguiente:
-Se dispone de la placa impresa lista para el ensamblaje.
-Se coloca una pasta de estaño o crema para la soldadura (aleación de microesferas de estaño, plomo y fundentes).
-Se posicionan los componentes quedando adheridos y soldados.
-Se suelda mediante reflujo con rayos IR o UV en un horno. El adhesivo se coloca mediante serigrafía o stencil.
-Se coloca un adhesivo en la cara inferior y se posicionan los componentes.
-Se suelda la cara inferior mediante una doble ola.
Se indica a continuación un ejemplo para determinar el beneficio derivado del uso de componentes SMD. Un IC
convencional de 64 terminales con una dimensión de 2,3 x 8,1 cm tiene una distancia entre terminales de 2,54 mm (mínimo
diámetro posible en los agujeros del circuito impreso) y ocupa una superficie de 18,6 cm2. Un SMD de igual función ocupa
un área de 5,3 cm2. La razón de ello es que la separación entre terminales es de 0,76 a 0,5 mm.
Tabla 01: Comparación de tecnologías de circuitos IC.
Denominación Densidad Línea Año y Aplicación
MSI Medium 102/chip --- 1965
LSI Large 103/chip 10 μm 1970-Central Digital
VLSI Very 105/chip 6 μm 1980
VLSI/CMOS 106/chip 3 μm 1985-Red ISDN
ULSI Ultra 107/chip 1 μm 1990-Celular Digital
Año 1995 1998 2001 2004 2007
Tamaño en um 0,35 0,25 0,18 0,12 0,10
Número de compuertas/chip 800K 2000K 5000K 10M 20M
Bits/chip de memoria RAM 64M 256M 1000m 4000M 16G
Número de niveles metálicos 4-5 5 5-6 6 6-7
Número de Input-output 750 1500 2000 3500 5000
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(3)
Fig 01. Producción de circuitos integrados.
2.3- DIGRESIÓN: SUPERCONDUCTIVIDAD
La superconductividad es una propiedad característica de los metales
de reducir la resistencia eléctrica a valores insignificantes a
temperaturas suficientemente bajas. El descubrimiento se debe a
H.Onnes-1911 (ver la fotografía histórica anexa) cuando enfrió con
Helio líquido el Mercurio y obtuvo una reducción a cero de la
resistencia eléctrica a 4,2°K. Se trató de una curiosidad de
laboratorio hasta que J.Bednoiz y K.Muller-1986 (para la IBM
Zurich Laboratory) encontraron materiales superconductores a
temperaturas significativamente altas.
Es importante superar el valor umbral de 77°K, ya que por encima
de dicho valor se usa Nitrógeno líquido con un costo
substancialmente inferior al Helio líquido (0,10 $/lt contra 3 $/lt,
valores a 1990). Por ejemplo, con óxidos de Itrio-Bario-Cobre se
obtienen valores de 90°K. Incluso se han observado signos de
superconductividad cerca de los 240°K.
Una aplicación es el denominado efecto Josephson-1962 el cual
concluye que una supercorriente fluirá sin voltaje aplicado desde un
superconductor a otro. La barrera de aislación entre ambos se
denomina juntura Josephson. Además se predijo que el voltaje
aplicado a la juntura superconductora dará lugar a una corriente
alterna cuya frecuencia es proporcional al voltaje. Viceversa, si se aplica una señal de microondas se dispone de un voltaje
proporcional a la frecuencia.
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(4)
El efecto Meissner predice que un superconductor tiene la habilidad de repeler campos magnéticos. La juntura Josephson
aplicada a la microelectrónica permitiría circuitos con una disipación despreciable, con una elevada densidad de integración.
Pueden construirse switch que cambien la resistencia eléctrica por incremento de la corriente o variación del campo
magnético. Sin embargo, un límite a la superconductividad es la densidad de corriente (108 A/cm2 en el primer monocristal
thin film con óxido superconductor reportado en 1987).
TECNOLOGÍA DE CIRCUITOS INTEGRADOS
1504-(5)
LAMINA. En la primer fila se muestran circuitos VLSI. En la segunda fila se observan circuitos de montaje superficial,
junto con la tercera fila donde se observan componentes convencionales y la soldadura por ola continua.
Nerio Ramirez
Actualízate gratis al nuevo Internet Explorer 8 y navega más seguro
No hay comentarios:
Publicar un comentario