1.1 Introducción. Obtención de obleas para circuitos integrados.
1.1.1 Purificación del substrato
1.1.2 Crecimiento en volumen
1.1.3 Cortado, limpiado y pulido
1.2 Tecnología planar de silicio: Procesos básicos para la fabricación de circuitos digitales.
1.2.1 Proceso de Oxidación térmica.
1.2.2 Proceso de litografía y grabado
1.2.3 Impurificación (adición de dopantes)
1.2.4 Formación de capas delgadas (Deposiciones y Epitaxia)
1.3 Secuencia de fabricación de un CMOS pozo n
1.4 Escalas de integración: LSI, VLSI, ULSI.
1.1 Introducción. Obtención de obleas para circuitos integrados. (Unidad de aprendizaje 1)
En este tema estudiaremos como se hace un Circuito Integrado (C.I). La tecnología usada en la fabricación de un Chip se llama tecnología planar esta permite una gran productividad. Veremos los principales procesos de la tecnología planar y como esta se aplica para la construcción de un circuito CMOS, circuito fundamental de la electrónica digital.
Figura 1.1.1: Chips fabricados en una oblea de silicio
Fuente: http://sharif.edu/~hessabi/Adv_VLSI/ slides/PROBETES.HTM
El primer paso de la producción de un C.I. es la obtención de una oblea de material semiconductor con estructura cristalina. Los semiconductores más importantes para la fabricación tanto de dispositivos discretos como de circuitos integrados son, con diferencia, el Silicio (Si) y el Arseniuro de Galio (GaAs). Los procesos que se siguen para conseguir una oblea semiconductora a partir de la materia prima son los siguientes:
1) Purificación del substrato mediante tratamiento químico
2) Crecimiento en volumen del cristal
3) Corte, limpiado y pulido de obleas.
Figura 1.1.2: Pasos para la fabricación de una oblea
Nos centraremos en explicar el proceso de fabricación de una oblea de Si.
1.1.1 Purificación del substrato (obtención de Si puro) (UA 2)
Se parte de la cuarcita (SiO2) forma relativamente pura de arena. Esta se coloca en un horno junto con varias formas de carbón (hulla, coke, astillas de madera), dando lugar a la reacción siguiente:
SiC(sólido) + SiO2(sólido) → Si(sólido) + SiO(gas) + CO(gas)
Esta reacción produce silicio metalúrgico (MGS) con una pureza del 98%. Este silicio no es todavía lo suficientemente puro para poder utilizarlo en la fabricación de circuitos electrónicos. Por tanto es necesario un proceso de purificación. Para llevar a cabo tal proceso, el silicio es pulverizado y tratado con cloruro de hidrógeno para obtener triclorosilano (SiHCl3 ), de acuerdo con la reacción:
SiO2(sólido) + 3HCl(gas) → SiHCl3(gas) + H2(gas)
A temperatura ambiente el triclorosilano es un líquido. La destilación fraccionada de este líquido permite eliminar las impurezas indeseadas. A continuación, el triclorosilano se reduce con hidrógeno para obtener silicio electrónico (EGS : Electronic Grade Silicon):
SiHCl3(gas) + H2(gas) → Si(sólido) + 3HCl(gas)
Esta reacción tiene lugar en un reactor que contiene una barra de silicio caliente que sirve para que el silicio electrónico se deposite sobre ella. El EGS es un silicio policristalino de alta pureza (concentración de impurezas en una parte por mil millones) y es el elemento de partida para crear silicio monocristalino.
Clasificación un material sólido según su ordenación atómica:
(a) Estructura cristalina
(b) Estructura amorfa
(c) Estructura policristalina
La estructura cristalina (a) y la amorfa (b) son ilustradas con una vista microscópica de sus átomos, mientras que la estructura policristalina (c) se muestra de una forma más macroscópica con sus pequeños cristales con distinta orientación pegados unos con otros
1.1.2 Crecimiento en volumen
Una vez que se ha conseguido silicio de alta pureza o EGS (Electronic grade Silicon). Para la fabricación de un CI se requiere Silicio con estructura cristalina. Para conseguir un cristal de Si se pueden utilizar varias técnicas. Las más importantes son:
a) El método de Czochralski
b) El método de Zona Flotante
(a) Método de Czochralski. (Unidad de aprendizaje 3)
El método de Czochralski es el método empleado en el 90% de los casos para obtener silicio monocristalino a partir de silicio policristalino (EGS). Este método utiliza para el crecimiento de cristales un aparato denominado
'puller', que consta de tres componentes principales como muestra la
Figura 1.1.3
(a) Un horno, que incluye un crisol de sílice fundida (SiO2 ), un soporte de grafito, un mecanismo de rotación (en el sentido de las agujas del reloj) un calentador y una fuente de alimentación.
(b) Mecanismo de crecimiento del cristal, que incluye un soporte para la semilla (muestra patrón del cristal que se pretende crecer) y un mecanismo de rotación (en el sentido contrario al de las agujas del reloj).
(c) Mecanismo del control de ambiente. Incluye una fuente gaseosa (argón por ejemplo), un mecanismo para controlar el flujo gaseoso y un sistema de vaciado.
Figura 1.1.3: Esquema de un Puller. Fuente:Libro VLSI technology de Sze
El proceso de crecimiento se detalla a continuación:
• El silicio policristalino (EGS) se coloca en el crisol y el horno se calienta a una temperatura superior a la de fusión del silicio obteniéndose el material fundido (MELT).
Figura 1.1.4: Silicio policristalino en un crisol de cuarzo. Fuente: http://www.sumcosi.com/laboratory/laboratory1.html
• Se suspende sobre el crisol una muestra pequeña del tipo de cristal que se quiere crecer.
• Se introduce la semilla en el fundido, parte de la misma se funde, pero la punta de la misma aún toca a la superficie del líquido.
• Se levanta lentamente la semilla. El progresivo enfriamiento en la interface sólido-líquido proporciona silicio monocristalino con la misma orientación cristalina que la semilla pero de mayor diámetro.
Figura 1.1.5: Proceso de crecimiento del cristal por el método de
Czochralski. http://www.shef.ac.uk/~ch1mlt/teaching/chm337
En este proceso se gira tanto la semilla como el crisol en sentido contrario.
Controlando cuidadosamente la temperatura, la velocidad de elevación y rotación de la semilla y la velocidades de rotación del crisol, se mantiene un diámetro preciso de la barra de cristal.
Figura 1.1.6: Esquema de un puller http://sharif.edu/~hessabi/Adv_VLSI/slides/CRYSTALG.HTM
Mientras los lingotes son estirados, se refrescan para que adquiera un estado sólido. La longitud del lingote vendrá determinada por la cantidad de silicio fundido que hay en el crisol.
Figura 1.1.7: Lingotes de Si crecidos por el método de Czochralski http://www.sumcosi.com/products/products2.html http://www.tf.uni-kiel.de/matwis/amat/elmat_en/index.html
En este proceso se añaden la cantidad de impurezas necesarias para formar un semiconductor tipo N o P con el dopado deseado. Normalmente la concentración de impurezas es de 1015 cm-3. Para conseguir esta concentración se incorpora cuidadosamente una pequeña cantidad de dopante por ejemplo Fósforo (para conseguir semiconductor tipo N) o Boro (para tipo P) al Silicio fundido.
Efecto de segregación:
♦ La concentración de dopante del silicio una vez que se solidifica es siempre inferior a la del silicio fundido.
♦ Esta segregación causa que la concentración del dopante aumente a medida que la barra de cristal crece.
♦ La concentración de impurezas es menor en lado de la semilla que en el otro extremo.
♦ También se tiene un pequeño gradiente de concentración a lo largo del radio de la barra de cristal.
El Silicio fabricado por el método de Czochralski contiene una considerable cantidad de oxigeno, debido a la disolución del crisol de Sílice (SiO2). Este oxigeno no es perjudicial para el silicio de baja resistividad usado en un circuito integrado, además puede controlar el movimiento accidental de impurezas metálicas. Sin embargo para aplicaciones de alta potencia donde se necesita Si con alta resistividad este oxigeno es un problema. En estos casos se usa el método de Zona Flotante.
(b) Método de Zona Flotante (Unidad de aprendizaje 4)
El método Zona Flotante se utiliza para crecer silicio monocristalino con concentración de impurezas más bajas que las normalmente obtenidas por el método de Czochralski
Figura 1.1.8: método de Zona flotante para el crecimiento de un cristal semiconductor "Libro VLSI technology de Sze"
Pasos que se realizan en el método de zona flotante:
• El proceso parte de un cilindro de silicio policristalino
• Se sostiene verticalmente y se conecta uno de sus extremos a la
semilla
• Una pequeña zona del cristal se funde mediante un calentador por radio frecuencia que se desplaza a lo largo de todo el cristal desde la semilla.
• El Si fundido es retenido por la tensión superficial entre ambas caras del Si sólido
• Cuando la zona flotante se desplaza hacia arriba, el silicio monocristalino se solidifica en el extremo inferior de la zona flotante y crece como una extensión de la semilla
Figura 1.1.9: Método de zona flotante.
Fuente: http://www.oja-services.nl/iea-pvps/ ar02/dnk.htm
Mediante este proceso de "float zone" pueden obtenerse materiales con resistividades más altas que mediante el método de Czochralski. Además, como no se necesita crisol, no existe, como en el caso anterior, posible contaminación desde el crisol.
1.1.3 Corte limpiado y pulido (Unidad de aprendizaje 5)
Después de crecido el cristal la primera operación a realizar es quitar los extremos del lingote, tanto el de la semilla, como el último extremo crecido
La operación siguiente es desgastar la superficie hasta que quede definido el diámetro del lingote.
A continuación, y paralela a la generatriz del cilindro se hacen unas marcas planas para especificar la orientación del cristal y el tipo de conductividad del material. La Figura 1.1.10 muestra las marcas realizadas y el significado de éstas
Figura 1.1.10: Marcas para señalar la orientación del cristal. "Libro VLSI technology de Sze"
Una vez realizadas estas operaciones, el lingote está preparado para ser cortado en obleas
El corte en obleas se suele realizar con una sierra de filo de diamante circular que corta por su parte interior Figura 1.1.11.
Cortadas las obleas, se someten a un proceso de esmerilado, las dos caras de estas son tratadas con una mezcla de Al2O3 y glicerina para producir una superficie plana homogénea con un error de "2 µm Figura
1.1.12. Esta operación daña y contamina la superficie y bordes de la oblea.
Para reparar estos daños, las obleas son limpiadas mediante ataques químicos. (Limpieza RCA)
Figura 1.1.11 Cortado de oblea con sierra circular http://sharif.edu/~hessabi/Adv_VLSI/slides/WAFERSLI.HTM
Figura 1.1.12: Proceso de esmerilado http://www.tf.uni- kiel.de/matwis/amat/elmat_en/kap_5/backbone/r5_1_2.html
El paso final en la obtención de las obleas es el pulido Figura 1.1.13, cuyo propósito es obtener una superficie especular dónde puedan definirse los detalles de los dispositivos electrónicos.
Figura 1.1.13: Proceso de pulido http://sharif.edu/~hessabi/Adv_VLSI/slides/LAPPINGP.HTM
Actividades:
• Vistar la pagina de la universidad nacional de Singapore http://serve.me.nus.edu.sg/nanomachining/wafer_preparation.htm
• Buscar en la red informacion sobre la limpieza de obleas. Hacer un pequeño resumen y postearlo en el foro.
• Busqueda de empresas que fabrican obleas semiconductoras. Posteo en el foro de sus nombres y paginas web.
1.2
Proceso planar del silicio. (Unidad de aprendizaje 6)
Además de las propiedades semiconductoras del silicio, la razón principal que ha llevado al silicio a ser el material más utilizado para la fabricación de circuitos integrados, es la habilidad de formar sobre él una capa de óxido estable, de buena calidad y con magníficas propiedades aislantes.
Esta capacidad, que no se consigue con cualquier combinación aislante- semiconductor, hace posible la introducción de cantidades controladas de dopantes en áreas selectivas del substrato. La habilidad de dopar selectivamente regiones de la oblea, es la clave para la producción de densos 'arrays' de dispositivos en circuitos integrados.
Esta habilidad se basa en dos propiedades químicas del sistema Si- SiO2 :
1.-Grabado selectivo.
Es posible utilizar diferentes agentes (físicos o químicos) que atacan sólo a uno de los dos materiales. Por ejemplo el ácido fluorhídrico disuelve el SiO2 pero no el Si.
2.-Protección contra la difusión de impurezas.
Las capas de óxido crecidas encima del silicio evitan que los átomos de impurezas del dopante se difundan por el interior del silicio.
Estas dos propiedades hacen posible la introducción de átomos de dopante únicamente en las áreas del silicio que no han sido cubiertas por SiO2 .
Las zonas cubiertas o protegidas se definen cuidadosamente usando películas de polímeros fotosensibles que son sensibilizados usando máscaras fotográficas y algún medio de iluminación. El polímero sensibilizado protege el SiO2 del ataque del ácido fluorhídrico. De esta forma se consigue abrir en el óxido ventanas que dejan descubierto zonas del silicio cristalino.
Cuando la muestra es colocada en un ambiente en el que se depositan átomos en la superficie de la oblea, estos átomos entrarán únicamente en el silicio no protegido, con lo que se consigue dopar selectivamente la oblea.
Los pasos más importantes de la tecnología planar del silicio se muestran en la figura siguiente:
(a) Formación del óxido
(b) Grabado y eliminación selectiva del óxido.
(c) Deposición de dopantes cerca de la superficie de la oblea. (d) Difusión de las impurezas en las áreas no protegidas del
silicio.
La repetición de estos procesos constituyen la tecnología planar del silicio.
Una ventaja importante del proceso planar es que cada paso de fabricación se aplica a toda la oblea. Por lo tanto, es posible hacer e interconectar muchos dispositivos con gran precisión para construir circuitos integrados (de ahí que cuanto mayor sea la oblea mejor).
1.2.1 Proceso de Oxidación térmica. (Unidad de aprendizaje 7)
Una vez limpiada la superficie de la oblea se somete a un proceso de oxidación para crear una capa de oxido en su superficie. Esta capa protege en primer lugar la superficie de impurezas y sirve además de máscara en el proceso de difusión posterior. Se puede formar bien por oxidación térmica o por deposición.
En el caso de la deposición ambos elementos Si y O2 se dirigen a la superficie de la oblea y reaccionan allí formando una capa SiO2.
En el proceso de oxidación térmica se produce una reacción entre los átomos de silicio de la superficie de la oblea y oxigeno dentro de un horno a alta temperatura. El oxido creado por oxidación térmica tiene mucha mas calidad que el que se obtiene mediante deposición. Aunque su estructura es amorfa, tiene un ratio estoico métrico casi perfecto y esta fuertemente unido al silicio. Además la interface SiO2 – Si tiene muy buenas propiedades eléctricas.
Para crear el oxido térmico las obleas de silicio se montan en un carrete de cuarzo y este se mete dentro de un tubo de cuarzo situado dentro de un horno de apertura cilíndrica calentado por resistencia.
La figura siguiente muestra el montaje básico para un proceso de oxidación térmica:
El rango de temperaturas a la que se produce la reacción esta comprendido entre los 850 y 1100ºC . El silicio no se funde hasta los 1412ºC. La temperatura de oxidación se mantiene bastante por debajo para evitar la generación de defectos en el cristal y el movimiento de los dopantes añadidos anteriormente. Además el soporte, el tubo de cuarzo y otros elementos del horno se empiezan a reblandecer y degradar a partir de los
1150ºC.
La oxidación Termica puede ser de dos tipos:
(a) Oxidación húmeda
(b) Oxidación seca
En la oxidación húmeda se introduce vapor de agua en el horno la reacción que sucede es la siguiente:
Si(s) +2H2O(g) → SiO2(s)
El caso de la oxidación seca se introduce gas de oxigeno puro. La reacción que se produce es la siguiente:
Si(s) + O2(g) → SiO2(s) + 2H2(g)
Hornos horizontal y vertical
La oxidación húmeda es mas rápida y se utiliza para crear óxidos gruesos. Con la oxidación seca se consiguen óxidos de mayor calidad pero esta técnica no es apropiada para la creación de óxidos gruesos ya que se puede producir una redistribución de las impurezas introducidas en los anteriores procesos.
La oxidación se produce en la interface Si-SiO2 por tanto el oxigeno tiene que difundirse a través del oxido hasta la interface para reaccionar allí con el Silicio.
• Cuando el espesor del oxido formado es pequeño el crecimiento del oxido esta limitado por la reacción en la interface Si-SiO2 en este caso el espesor varia linealmente con el tiempo.
• Cuando el espesor del oxido es grande, la velocidad de crecimiento vendrá limitada por la difusión de las especies oxidantes en este caso el espesor del oxido es proporcional a la raíz cuadrada del tiempo.
Durante el proceso de oxidación parte de la capa de Si se consume de forma que la interface Si-SiO2 se introduce en el Si. Por cada micra de oxido crecido se consume 0.44 micras de Si
1.2.2 Proceso de litografía y grabado (Unidad de aprendizaje 8)
Una vez creada la capa de aislante SiO2 sobre la oblea, parte de ella debe ser eliminada selectivamente en aquellos sitios en los que deben introducirse los átomos de dopante.
El grabado selectivo se realiza generalmente mediante el uso de un material sensible a la luz denominado fotorresistencia o fotorresina.
Para ello, la oblea oxidada se cubre en primer lugar por una capa de fotorresistencia.
Fuente: http://iisme.org/etp/Silicon_Wafer_Processing.pdf
A continuación se recubre la fotorresistencia con un negativo fotográfico parcialmente transparente denominado máscara o fotomáscara.
Fuente: B.G. Streetman and S. Banerjee "Solid State Electronic
Devices Fifth edition", Prentice Hall, 2000
La luz ultravioleta cambia la estructura de la fotorresistencia: las moléculas de una fotorresistencia negativa se unen entre si (polimerizan) en las regiones expuestas a la luz. Por el contrario, en el caso de fotorresistencias positivas, los enlaces entre las moléculas se rompen
al iluminarse, permaneciendo polimerizadas el resto. Las partes no iluminadas de las fotorresistencias no se ven afectadas.
Una vez convenientemente alineada la máscara se ilumina con luz ultravioleta
Esquema de un sistema de alinamiento 'Stepper'
Las áreas no polimerizadas de la fotorresistencia se disuelven selectivamente usando por ejemplo tricloroetileno. De esta forma las zonas polimerizadas, resistentes al ataque del ácido quedan protegiendo al SiO2 .
Problema: Si la dimensión mínima de los dispositivos se aproxima a la longitud de onda de la luz utilizada en la exposición óptica para sensibilizar la fotoresistencia los fenómenos de difracción pueden limitar la resolución del método (tamaño mínimo que puede distinguirse). Para evitar esta limitación se han propuesto técnicas alternativas:
(a) Litografía por haces electrónicos:
Un chorro de electrones energéticos se dirige sobre la fotorresistencia que queda sensibilizada. En vez de sensibilizar todos los patrones a la vez, se van "dibujando" uno a uno los distintas partes del circuito integrado, por lo que no es necesaria ninguna máscara.
Ventaja: se consigueuna resolución mucho mayor que cualquier dimensión del circuito integrado.
Inconveniente proceso lento, puesto que hay que grabar uno a uno los diferentes partes del circuito integrado.
(b) Litografía por rayos x:
Un haz de rayos X se hace pasar por una máscara para sensibilizar selectivamente la fotorresistencia. Al igual que la fotolitografía convencional, la litografía con rayos X permite grabar varios patrones de forma simultánea
Ventajas:.
se consigue una mejor resolución, y por lo tanto unos dispositivos de menor tamaño ya que la longitud de onda es mucho más pequeña
Inconvenientes: las máscaras son difíciles de fabricar y que además la utilización de rayos X puede dañar las partes activas de los dispositivos.
Proceso de Grabado (Unidad de aprendizaje 9)
Consiste en eliminar la parte de SiO2 no protegida para abrir las ventanas deseadas en el óxido, que dejen a la vista el substrato de silicio.
Para eliminar la parte de óxido no protegido puede usarse un baño de ácido fluorhídrico que ataca al dióxido de silicio no protegido, pero no ataca al silicio.
Dos tipos de grabado:
(a) Grabado Humedo o quimico:
• Baño de ácido fluorhídrico o clorhídrico que ataca SiO2 no protegido
• Gran selectividad: eliminan la capa de óxido produciendo un ataque muy pequeño sobre los materiales subyacentes
• Problema: ataque isotrópico igual en todas las direcciones no sólo se ataca hacia abajo sin que también se ataca lateralmente por debajo del protector.
(b) Grabado seco o por plasma:
• Se usa un plasma con un gas ionizado
• Grabado físico, químico o combinado.
• Ataque anisótropo: ataque unicamente en la direccion vertical
• Menor selectividad que es un problema
Entre los grabados por plasma podemos distinguir tres tipos dependiendo del tipo de mecanismo físico o químico del proceso:
1) Grabado por plasma puro
2) Grabado por haz de iones RIBE
3) Grabado por iones reactivos RIE
En los tres casos, la oblea se expone a un plasma, que consiste en un gas parcial o totalmente ionizado compuesto de iones, electrones y neutrones. El plasma se produce cuando un campo eléctrico de suficiente magnitud se aplica al gas, causando la ionización de las moléculas o átomos del gas.
Grabado por iones reactivos (RIE), en este caso se combina el grabado físico con el químico, además del efecto físico del bombardeo de iones, las moléculas ionizadas reaccionan químicamente con el material que debe ser atacado, con lo que se consigue una mayor selectividad. El proceso de acción de grabado RIE queda esquematizado en la figura siguiente:
(1) El proceso comienza con la formación de los reactivos
(2) Los reactivos son transportados por difusión a través de una capa gaseosa de estaño hacia la superficie.
(3) La superficie adsorbe a los reactivos.
(4) Se produce la reacción química de los reactivos con la especies de la superficie, junto con efectos físicos (bombardeo iónico).
(5) Los materiales resultados de la reacción química o bombardeo físico se desprenden de la superficie y eliminados por un sistema de vacío.
Después de haberse realizado el grabado se elimina la capa de fotorresina con un disolvente orgánico por ejemplo Sulfúrico SO4H2.
Proceso de litografia y grabado con fotorresina positiva
SiO2
Fotorresina +
SiO2
SUBSTRATO Si
(a) Oblea despues de haber realizado el proceso de oxidación termica
SUBSTRATO Si
(b) Recubrimiento con una resina fotorresistente positiva
LUZ UV
Tricloroetileno
+
Fotorresina
SiO2
Fotorresina +
SiO2
SUBSTRATO Si
(c) Colocación de la mascara alineada y exposición a fuente de luz.
SUBSTRATO Si
(d) Tratamiento con un disolvente (tricloroetileno) para eliminar la resina expuesta a la luz.
R.I.E
SiO2
Fotorresina +
SUBSTRATO Si
Fotorresina +
SiO2
SUBSTRATO Si
(e) Ataque húmedo o seco del oxido no protegido por la resina.
SiO2
SUBSTRATO Si
SO4H2
SiO2
SUBSTRATO Si
(f) Baño con disolvente orgánico (SO4H2) para eliminar la capa de resina
(g) Oblea preparada para el proceso de implantación
1.2.3 Impurificación (adición de dopantes) (Unidad de aprendizaje 10)
Una vez abiertas las ventanas en el oxido se realiza se realiza el proceso de impurificación mediante la adición de dopantes. Con estas técnicas se puede dopar selectivamente el substrato del semiconductor y producir regiones tipo P ó tipo N según convenga. Existen dos métodos para impurificar el substrato:
a) Difusión
b) Implantación iónica
a) Difusión:
Para producir la difusión de impurezas en el interior del semiconductor, se colocan las obleas del mismo en el interior de un horno a través del cual se hace pasar un gas inerte que contenga el dopante deseado. El sistema es similar al empleado en la oxidación térmica. Los rangos de temperatura van entre 800 y 1200ºC.
En el caso del silicio tipo P, el dopante más usual es el Boro y para conseguir un semiconductor tipo N se usa el Arsénico y Fósforo. La introducción de estos dopantes puede hacerse de muy diferentes formas a partir de fuentes sólidas, líquidas y gaseosas. Generalmente el material elegido es transportado hasta la superficie del semiconductor por un gas inerte (N2).
Se puede distinguir entre dos formas al realizar la difusión:
a) Con fuente limitada: cuando se mantiene la misma concentración de impurezas durante el proceso
b) Con fuente ilimitada: se parte de una concentración inicial y no se añaden mas dopantes
Normalmente en el proceso de difusión se usan los dos métodos uno seguido del otro. La profundidad de la difusión dependerá del tiempo y de la temperatura del proceso. La concentración de dopante disminuye monótonamente a medida que se aleja de la superficie.
La técnica de difusión tiene el problema de que las impureza se difunden lateralmente.
b) Implantación iónica
En esta técnica, los átomos del dopante son implantados en el interior del semiconductor por medio de haces iónicos de alta energía. El perfil del dopado tiene un máximo en el interior del semiconductor, y está determinado por la masa de los iones y la energía de la energía con que se hacen incidir los mismos sobre la superficie semiconductora.
Las ventajas de la implantación iónica sobre la difusión son u control preciso de la cantidad de dopantes introducidos, la reproducción de los perfiles de impurezas y una menor temperatura de proceso.
Al introducir la impurezas se producen daños en el cristal, por eso después se somete a la oblea a un proceso de recocido "annealing" para una reordenación del cristal con las nuevas impurezas.
1.2.4 Formación de capas delgadas (Deposiciones y Epitaxia) (Unidad de aprendizaje 11)
En el proceso de fabricación es necesario la formación de películas delgadas de distintos materiales: Óxidos, Polisilicio, metales, silicio amorfo y silicio cristalino.
En el caso del Crecimiento Epitaxial el material depositado formara un cristal siguiendo la estructura del substrato.
Cuando se habla de deposición el material que se precipita no forma una estructura cristalina. Este es el caso de una capa aislante, polisilicio, metales y del silicio amorfo.
(a) Epitaxia
La epitaxia es uno de los procesos mas importantes en la fabricación de un circuito integrado. Es la base sobre la cual muchos dispositivos son construidos. La epitaxia es simplemente un crecimiento de un cristal sobre un substrato con estructura cristalina. Se pueden distinguir dos tipos de epitaxia.
• La homoepitaxia cuando los materiales substrato y la capa que se crece son del mismo material
• La heteroepitaxia cuando el material de substrato y capa son de diferente material.
En principio es mucho mas sencillo conseguir capas epitaxiales de buena calidad si substrato y capa son iguales, homoepitaxia, ya que en este caso no existiran diferencias en la forma de red cristalina como sucede en los procesos de heteroepitaxia.
En el caso de crecimiento de silicio sobre substrato de silicio el proceso de epitaxia aporta grandes ventajas frente a otros procesos de fabricación. El proceso de epitaxia es un método mucho mas sencillo para controlar el espesor y la concentración y perfil de dopado de la capa. Por ejemplo, se puede crear una capa de Silicio poco dopado sobre un substrato altamente dopado.
(b) Deposiciones:
El método mas usado para realizar deposiciones es el Chemical vapour deposition (CVD). En este caso se consigue la formación de una película sólida sobre un substrato mediante la reacción de reactivos químicos en fase de vapor que contienen los constituyentes. La reacción química de los gases puede producir se en la superficie de la oblea o muy cerca (reacción heterogenia) o alejada de la superficie (reacción homogénea).
La reacción heterogénea es mas aconsejable ya que crea películas de buena calidad. La raciones homogéneas son desaconsejables ya que crean películas de poca adherencia con baja densidad y defectos.
La estructura de la película dependerá del substrato sobre la cual se deposita (amorfa o cristalina) y de las condiciones del proceso temperatura presión del gas etc. La reacción de deposición esta provocada por el calentamiento del substrato pero la energía en el sistema se puede introducir generando un plasma dentro de la cámara.
Existen tres tipos de CVD: el atmospheric-pressure CVD, el low pressure CVD y el plasma enhancement CVD.
En el método de LPCVD presenta varias ventajas frente al CVD a presión atmosférica. Con el CVD a baja presión se tiene una mejor control de la composición y estructura de la película, es una técnica de bajo coste y no es necesario el transporte de material por otro tipos de gases con lo cual se reduce la contaminación. Pero sigue teniendo el problema de la alta temperatura de proceso.
El metodo de PECVD tiene la ventaja de ser rapido y de ser un proceso de baja temperatura pero la desvetaja de la posible contaminación.
Clases de deposiciones:
(a) Physical vapour deposition
i. Evaporation technology ii. Molecular beam epitaxy iii. Sputtering
(b) Chemical vapour deposition
i. Atmospheric pressure CVD
ii. Low-pressure CVD
iii. Plasma-enhanced CVD
• Las técnicas de CVD se suelen usar para depositar aislante y polisilicio
• La técnica de CVD y MBE para depositar semiconductores cristalinos (Epitaxia)
• Las técnicas Físicas de evaporación y Sputtering para metalizaciones
Ejemplos de creacion de capas delgadas (Unidad de aprendizaje 12) (A) Creación de una capa de Si
Las obleas de silicio se introducen en un recipiente sobre un soporte de grafito
En el recipiente se introduce la fuente gaseosa, típicamente tetracloruro de silicio (SiCl4 ) y se calienta todo a una temperatura de 1200 ºC, dándose la reacción:
SiCl4(gas) + 2H2(gas) ⇒ Si(solido) + 4HCl(gas)
Pero además se produce también la reacción siguiente:
SiCl4(gas) + Si(solido) ⇒ 2SiCl2(gas)
Si la concentración de tetracloruro de silicio (SiCl4 ) es demasiado elevada, predominará la segunda reacción, por lo que se producirá una eliminación de silicio del substrato en vez del crecimiento de la capa epitaxial.
La capa epitaxial puede crecerse con un cierto dopado. El dopante se introduce a la vez que el SiCl4 en la mezcla gaseosa. Como dopante tipo p se utiliza el diborano (B2 Cl4 ), mientras que la arsina (AsH3 ) y la fosfina (PH3 ) se utilizan como dopantes tipo n.
Distintos tipos de hornos
(B) Creación de una capa de oxido
A bajas t (300 a 500 ºC) las películas se forman al reaccionar silano y oxígeno.
SiH4 + O2 ⇒ SiO2 + 2H2
A altas t (900 ºC) al reaccionar diclorosilano, SiCl2 H2 con óxido nitroso a bajas presiones:
SiCl2H2 + 2N2O ⇒ SiO2 + 2N2 + 2HCl
a medida que mayor es la temperatura mejor es la calidad del óxido
(C) Creación de una capa de polisilicio
se utiliza un reactor LPCVD a una temperatura entre 600 y 650º C donde se produce la pirolisis del silano:
SiH4 ⇒ Si + 2H2
(D) Creacion de capas Metalicas
Los dos metodos utilizados son la Phisical Vapour Deposition y el Sputtering
Phisical vapour deposition
• Se evapora el metal con calor a depositar en una cámara de alto vacío
• Se condensa en la superficie de la oblea al enfriarse.
La energía de los átomos de vapor suele ser baja lo cual pueden resultar capas porosas y poco adherentes
Sputtering (Salpicado)
El material a depositar se arranca cargándolo negativamente al bombardearlo con iones positivos de Argon
Los átomos de Al desprendidos se dirigen y depositan sobre al oblea
Ventajas:
• Más uniformidad
• Mejor control del espesor
(E) Crecimiento de capas monocristalinas con espesores atómicos.
Molecular Beam Epitaxy MBE (epitaxia por haces moleculares)
Este metodo es ideal para realizar finas capas de cristales semiconductores de uno o varios elementos (ejemplo cristal de Arsesniuro de Galio AsGa o cristal de arseniuro de Galio Aluminio AsGaAl) usados el los dispositivos optoelectronicos.
Se utiliza una camara al vacío donde se situa la muestra. Se calientan los distintos materiales en crisoles, despues, las partículas evaporadas son dirigidas hacia la muestra.
Ventajas:
• Proceso a bajas temperaturas
• Control preciso del perfil del dopado.
• Crecimiento de capas monocristalinas con espesores atómicos.
Sucesión de Capas de AsGaAl (lineas blancas) AsGa (lineas negras) crecidas una encima de otra
Aparato para MBE de la Universidad de Austin Texas
Actividades:
Visitar las paginas:
Procesos de fabricación: Universidad Cristiana Albrechts de Kiel, Alemania http://www.tf.uni-kiel.de/matwis/amat/elmat_en/index.html
Sharif University of Technology, Tehran, Iran. http://sharif.edu/~hessabi/Adv_VLSI/slides/SEMICOND.HTM
Ver avi de la pagina: Fabrica de Intel en Hillsboro http://www.intel.com/research/silicon/wafers.htm
Buscar en la red informacion sobre Salas Blancas (instalaciones donde se realiza la fabricacion de un CI). Postear dicha informacion en el foro
1.3 Secuencia de fabricación de un CMOS pozo n (Unidad de aprendizaje 13)
La tecnología CMOS tiene que proporcionar transistores MOSFET canal n y canal p sobre la misma oblea. Ahora bien, el substrato de un transistor NMOS es tipo p, mientras que el de PMOS es tipo n. El principal inconveniente a salvar por la tecnología CMOS es el de proporcionar los dos tipos de substrato.
Este problema se resuelve fabricando por implantación o difusión en el substrato de la oblea (que será tipo n o tipo p) un pozo de conductividad contraria al del substrato. Para ello hay que añadir una concentración de dopante mayor que la existente en el substrato. Si el substrato es tipo n, hay que añadir una concentración de aceptadores en la región del pozo NA >ND para que el pozo tenga conductividad tipo p.
Dependiendo de la selección inicial (sustrato) el proceso de fabricación CMOS se puede catalogar como procesos de pozo n, pozo p o pozo gemelo. Este último es más complejo pero el más flexible en la optimización de los dispositivos de canal n y p.
Se ha elegido un proceso CMOS de pozo n para mostrarlo aquí, ya que se puede extender fácilmente al caso de tecnología BiCMOS.
A lo largo de la explicación se mostrará con figuras la evolución de la estructura hasta llegar al inversor CMOS.
Se necesitan un mínimo de 7 máscaras para completar los dispositivos, no obstante, en la mayor parte de los procesos CMOS se necesitan máscaras adicionales como por ejemplo una segunda capa de polisilicio para la fabricación de capacidades y también en el caso de varios niveles de interconexiones metálicas para conseguir una alta densidad de integración. La inclusión de estos procesos aumentaría el número total de máscaras a más de diez.
Difusión de fósforo
SiO2
Sustrato de silicio tipo p
Figura 1.3.1 Máscara 1, difusión de pozo n. El proceso se inicia con la difusión del pozo n.
Se crece una gruesa capa de dióxido de silicio sobre aquellas regiones que se quieren proteger de la difusión de fósforo.
Si3N4
SiO2
Región Activa
Pozo n
Silicio p
Figura 1.3.2 Utilización de la técnica LOCOS para el crecimiento del óxido. Las zonas cubiertas con Si3N4 definen la región activa de los dispositivos.
El segundo paso es definir una región activa (región donde se localizan los transistores) mediante una técnica llamada oxidación local (LOCOS).
Se deposita una capa de nitruro de silicio (Si3N4) sobre el pozo n y otra sobre el pozo p. Las regiones cubiertas por el nitruro no se oxidarán de modo que después de un tiempo prolongado de oxidación húmeda aparece un óxido de campo grueso en las regiones situadas entre los transistores. Este óxido grueso es necesario para aislar transistores. También permite que las líneas de interconexión se tracen en la parte superior sin que se formen inadvertidamente canales de conducción en la superficie del silicio.
SiO2
SiO2 SiO2
Pozo n
Silicio p
Figura 1.3.3 Resultado de aplicar el proceso de oxidación local LOCOS. Los óxidos gruesos sirven para aislar eléctricamente los dispositivos.
El siguiente paso es la formación de la puerta de polisilicio.
Este es uno de los puntos críticos del proceso CMOS. La delgada capa de óxido en la región activa se elimina primero usando un grabado húmedo, seguido por el crecimiento de un óxido muy delgado y de gran calidad en la puerta. De manera rutinaria en los procesos actuales de 0.18 y 0.25 micras se hace uso de grosores de óxido de sólo 100Å. Se deposita una capa de polisilicio generalmente dopado con arsénico (poly tipo n). La fotolitografía es muy exigente en este paso puesto que se requiere una resolución muy fina para conseguir reducir al máximo la longitud de canal del transistor MOS. Esta distancia está representada por el tamaño de la franja más estrecha de polisilicio que se pueda definir.
Contactos de polisilicio
Pozo n
Silicio p
Figura 1.3.4 Formación de las puertas de polisilicio.
La puerta de polisilicio es una estructura que se alinea por si sola y se prefiere al uso de puertas metálicas. Se emplea un implante de arsénico en elevadas dosis para formar las regiones de fuente y drenador n+ de los MOSFETs canal n. El contacto de polisilicio también actúa como barrera para este implante para proteger la región del canal. Se puede usar una capa de material fotorresistente para impedir que las impurezas de As alcancen el transistor de canal p. El óxido de campo de elevado grosor detiene el implante e impide que se formen regiones n+ fuera de las regiones activas.
Implante de arsénico
Fotoresistencia
Pozo n
Silicio p
Figura 1.3.5 Implantación de As para formar regiones de fuente y drenador en el transistor MOS de canal n.
Se puede realizar un proceso similar de fotolitografía para proteger los MOSFET n durante el implante de boro cuando se definen los contactos de fuente y drenador en los MOSFET canal p. Nótese que en ambos casos la separación entre las difusiones de fuente y drenador definida como longitud de canal, viene dada sólo por la mascara de puerta de polisilicio, de ahí la propiedad de autoalineamiento.
Implante de boro
Fotoresistencia
n+ n+
Pozo n
Silicio p
Figura 1.3.6 Implantación de boro para formar regiones de fuente y drenador en el transistor MOS de canal p.
Antes de que se abran los huecos para realizar los contactos, se deposita en toda la estructura una gruesa capa de óxido mediante un proceso denominado Chemical Vapor Deposition (CVD). Se emplea una fotomáscara para definir la abertura de ventana de los contactos seguida por un grabado de óxido húmedo o en seco.
Óxido de depósito de vapores químicos
n+ n+
SiO2
p+ p+
Pozo n
Silicio p
Figura 1.3.7 Deposición de una gruesa capa de óxido mediante CVD. Abertura de las ventanas donde se realizan los contactos a los diferentes terminales de los transistores.
A continuación se vaporiza o metaliza por bombardeo iónico (sputtering) una delgada capa de aluminio sobre la oblea. Se emplea un paso final de enmascaramiento y grabado para formar la interconexión. El paso final antes del empaquetamiento y conexión es la pasivación de la superficie mediante un tratamiento con soluciones ácidas para eliminar partículas y residuos. Por lo general se deposita una gruesa capa de óxido mediante CVD o cristal pirex sobre la oblea que actúa como protección.
n MOSFET
n+ n+
SiO2
p+ p+
Pozo n
Silicio p
Figura 1.3.8 Metalización para formar los contactos de fuente/drenador en los transistores p y n.
Actividades:
Consultar las siguientes paginas:
http://jas2.eng.buffalo.edu/applets/education/fab/invFab/index.html
http://www.eng.tau.ac.il/~yosish/courses/vlsi1/II-2-Si-CMOS- Technology.pdf
http://www.ndl.gov.tw/english/icfab/
1.4 Escalas de integración: LSI, VLSI, ULSI. (Unidad de aprendizaje 14)
Video de la empresa Surftape, (requiere Quicktime):
http://www.surftape.com/solutions2.html
Netpack: http://education.netpack-europe.org/
Bibliografía
S.M. Sze, "VLSI Technology", Ed. Mcgraw-Hill.
C.Y. Chang and S.M. Sze, "ULSI Technology", Ed. Mcgraw-Hill, 1996
S. Wolf and R.N. Tauber, "Silicon Processing for the VLSI era Volume 1- process technology", Ed. Lattice Press,
Sorab K. Ghandhi, "VLSI Fabrication Principles 2 ed.", Ed. JohnWiley & Sons
B.G. Streetman and S. Banerjee "Solid State Electronic Devices Fifth edition", Prentice Hall, 2000
Recursos Web
Glosario: http://semiconductorglossary.com/
Apuntes del Grupo de tecnología de computadores de la universidad politécnica de Madrid, España http://tamarisco.datsi.fi.upm.es/PEOPLE/aalvarez/MOS2A.pdf
National Nano Device Laboratories de Taiwán National Chaio Tung
University in Hsinchu http://www.ndl.gov.tw/english/icfab/
Procesos de fabricación: Universidad Cristiana Albrechts de Kiel, Alemania http://www.tf.uni-kiel.de/matwis/amat/elmat_en/index.html
Sharif University of Technology, Tehran, Iran. http://sharif.edu/~hessabi/Adv_VLSI/slides/SEMICOND.HTM
Apuntes de Phil Russell, North Carolina State University USA
http://www.phys.appstate.edu/PHY3545/www/files/icfab.html
Apuntes de Trevor J. Thornton, Universidad de Arizona, USA
http://www.eas.asu.edu/~thornton/Teaching/eee435/Lectures/
Apuntes de Yosi Shacham, Universidad de Tel Aviv, Israel http://www.eng.tau.ac.il/~yosish/courses/vlsi1/
Apuntes de Scott Dunham, Universidad de Washington, Seattle, USA. http://dunham.ee.washington.edu/ee539/notes/
Industry Initiatives for Science and Math Education (IISME) University of
California at Berkeley http://iisme.org/etp/Silicon_Wafer_Processing.pdf
Intel http://www.intel.com/education/makingchips/index.htm
Applets de la universidad de Bufalo
http://jas2.eng.buffalo.edu/applets/
Fabrica de Intel en Hillsboro http://www.intel.com/research/silicon/wafers.htm
Obtenido de: http://www.ugr.es/~cartujo/FTC/Fabricacion.pdf
Por: Tirso Ramírez
C.I.: 18392099
EES
No hay comentarios:
Publicar un comentario