circuito integrados

 Un circuito integrado de aplicación específica (ASIC) es un circuito integrado (IC) personalizada para un uso determinado, en vez de ser concebido para un uso general. For example, a chip designed solely to run a cell phone is an ASIC. Por ejemplo, un chip diseñado únicamente para ejecutar un teléfono celular es un ASIC. Intermediate between ASICs and industry standard integrated circuits, like the 7400 or the 4000 series , are application specific standard products (ASSPs). Intermedio entre los ASIC y de la industria estándar de circuitos integrados, como el 7400 o la serie 4000, son los productos estándar de aplicación específica (ASSP por sus siglas).

As feature sizes have shrunk and design tools improved over the years, the maximum complexity (and hence functionality) possible in an ASIC has grown from 5,000 gates to over 100 million. En función de los tamaños se han reducido y las herramientas de diseño mejorado a lo largo de los años, la máxima complejidad (y por ende la funcionalidad) en un ASIC ha crecido desde 5.000 puertas a más de 100 millones de dólares. Modern ASICs often include entire 32-bit processors , memory blocks including ROM , RAM , EEPROM , Flash and other large building blocks. ASIC modernos a menudo son de 32-procesadores de bits, bloques de memoria como ROM, RAM, EEPROM, Flash y otros bloques de construcción de gran tamaño. Such an ASIC is often termed a SoC ( system-on-a-chip ). Este tipo de ASIC que se suele denominar un SOC (system-on-a-chip). Designers of digital ASICs use a hardware description language (HDL), such as Verilog or VHDL , to describe the functionality of ASICs. Los diseñadores de ASIC digitales usan un lenguaje de descripción de hardware (HDL), tales como Verilog o VHDL, para describir la funcionalidad de ASIC.

Field-programmable gate arrays (FPGA) are the modern-day technology for building a breadboard or prototype from standard parts; programmable logic blocks and programmable interconnects allow the same FPGA to be used in many different applications. Field-Programmable Gate Arrays (FPGA) son la tecnología moderna de día para la construcción de una placa o un prototipo a partir de piezas estándar, bloques lógicos programables e interconexiones programables permiten la FPGA ser utilizados en muchas aplicaciones diferentes. For smaller designs and/or lower production volumes, FPGAs may be more cost effective than an ASIC design even in production. Para los modelos más pequeños y / o volúmenes de producción más bajos, FPGAs puede ser más rentable que un diseño ASIC, incluso en la producción. The non-recurring engineering cost of an ASIC can run into the millions of dollars. La no-recurrentes de costes de ingeniería de un ASIC puede ejecutar en los millones de dólares.
Contents Contenidos
[hide]

  [ edit ] History [Editar] Historia

The initial ASICs used gate array technology. Ferranti produced perhaps the first gate-array, the ULA ( Uncommitted Logic Array ), around 1980. El ASIC utilizaban tecnología de matriz de puertas. Ferranti producido tal vez la primera puerta de matriz, de la ULA (no comprometidos de la Lógica de matriz), alrededor de 1980. An early successful commercial application was the ULA circuitry found in the 8-bit ZX81 and ZX Spectrum low-end personal computers, introduced in 1981 and 1982. Una de las primeras aplicaciones comerciales de éxito fue el circuito de la ULA en la 8-bit ZX81 y ZX Spectrum de gama baja computadoras personales, introducida en 1981 y 1982. These were used by Sinclair Research (UK) essentially as a low-cost I/O solution aimed at handling the computer's graphics. Estas fueron utilizadas por Sinclair Research (Reino Unido) esencialmente como un bajo costo I / O solución destinada a la manipulación de gráficos de la computadora. Some versions of ZX81 / Timex Sinclair 1000 used just four chips (ULA, 2Kx8 RAM , 8Kx8 ROM , Z80A CPU ) to implement an entire mass-market personal computer with built-in BASIC interpreter. Algunas versiones de ZX81 / Timex Sinclair 1000 utiliza sólo cuatro fichas (ULA, 2Kx8 RAM, 8Kx8 ROM, Z80A CPU) para implementar una masa total del mercado de computadoras personales con BASIC incorporado intérprete.

Customization occurred by varying the metal interconnect mask. Personalización ocurrió variando la máscara de interconexión metálica. ULAs had complexities of up to a few thousand gates. ULAs había complejidades de hasta unos pocos miles de puertas. Later versions became more generalized, with different base dies customised by both metal and polysilicon layers. Capas versiones posteriores fueron más generalizadas, con base de diferentes muere personalizados por el metal y de polisilicio. Some base dies include RAM elements. Algunos moldes base de incluir elementos de memoria RAM.
[ edit ] Standard cell design [Editar] El diseño de la célula estándar
Main article: standard cell Artículo principal: estándar de celda

In the mid 1980s a designer would choose an ASIC manufacturer and implement their design using the design tools available from the manufacturer. A mediados de 1980 un diseñador elegir un fabricante de ASIC y aplicar su diseño usando las herramientas de diseño disponibles en el fabricante. While third party design tools were available, there was not an effective link from the third party design tools to the layout and actual semiconductor process performance characteristics of the various ASIC manufacturers. Si bien las herramientas de diseño de terceros disponibles, no había un vínculo efectivo de las herramientas de diseño de terceros a la disposición y características reales de proceso de semiconductores de rendimiento de los diferentes fabricantes ASIC. Most designers ended up using factory specific tools to complete the implementation of their designs. La mayoría de los diseñadores de la fábrica terminó utilizando herramientas específicas para completar la ejecución de sus diseños. A solution to this problem that also yielded a much higher density device was the implementation of Standard Cells . Una solución a este problema que también se dio un dispositivo de la densidad mucho más alta fue la aplicación de la Norma células. Every ASIC manufacturer could create functional blocks with known electrical characteristics, such as propagation delay, capacitance and inductance, that could also be represented in third party tools. Cada fabricante de ASIC podría crear bloques funcionales con características eléctricas conocidas, tales como retardo de propagación, la capacitancia y la inductancia, que también podrían estar representados en las herramientas de terceros. Standard Cell design is the utilization of these functional blocks to achieve very high gate density and good electrical performance. Norma de diseño de la célula es la utilización de estos bloques funcionales para conseguir una densidad muy alta puerta y el rendimiento eléctrico. Standard cell design fits between Gate Array and Full Custom design in terms of both its NRE (Non-Recurring Engineering) and recurring component cost. Diseño de célula estándar se sitúa entre Gate Array y completa de diseño personalizado tanto en términos de sus RN (ingeniería no recurrentes) y costos de los componentes recurrentes.

By the late 1990s, logic synthesis tools became available. En la década de 1990, las herramientas de síntesis lógica estuviera disponible. Such tools could compile HDL descriptions into a gate-level netlist . Estas herramientas podrían compilar descripciones HDL en una puerta-netlist nivel. This enabled a style of design called standard-cell design. Esto permitió a un estilo de diseño llamado estándar de células de diseño. Standard-cell Integrated Circuits (ICs) are designed in the following conceptual stages, although these stages overlap significantly in practice. Estándar de células Integrated Circuits (ICs) están diseñados en las etapas conceptuales siguientes, aunque estas etapas se superponen de manera significativa en la práctica.

These steps, implemented with a level of skill common in the industry, almost always produce a final device that correctly implements the original design, unless flaws are later introduced by the physical fabrication process. Estas medidas, aplicadas con un nivel de destreza común en la industria, que casi siempre producen un dispositivo final que implemente correctamente el diseño original, a menos que los defectos son introducidas posteriormente por el proceso de fabricación físico.

   1. A team of design engineers starts with a non-formal understanding of the required functions for a new ASIC, usually derived from Requirements analysis . Un equipo de ingenieros de diseño comienza con un no-formal de la comprensión de las funciones requeridas para un nuevo ASIC, derivados generalmente de Análisis de requerimientos.
   2. The design team constructs a description of an ASIC to achieve these goals using an HDL. El equipo de diseño construye una descripción de un ASIC para lograr estos objetivos mediante un HDL. This process is analogous to writing a computer program in a high-level language. Este proceso es análogo a escribir un programa informático en un lenguaje de alto nivel. This is usually called the RTL ( Register transfer level ) design. Esto se llama normalmente la RTL (nivel de transferencia de registros) de diseño.
   3. Suitability for purpose is verified by functional verification . Idoneidad para el propósito es verificado por una verificación funcional. This may include such techniques as logic simulation , formal verification , emulation , or creating an equivalent pure software model (see Simics , for example). Esto puede incluir técnicas como la simulación lógica, la verificación formal, la emulación, o la creación de un modelo equivalente de software puro (véase el Simics, por ejemplo). Each technique has advantages and disadvantages, and often several methods are used. Cada técnica tiene ventajas y desventajas, y con frecuencia se utilizan varios métodos.
   4. Logic synthesis transforms the RTL design into a large collection of lower-level constructs called standard cells. La síntesis lógica transforma el diseño de RTL en una gran colección de más bajo nivel de las construcciones llamadas células estándar. These constructs are taken from a standard-cell library consisting of pre-characterized collections of gates (such as 2 input nor, 2 input nand, inverters, etc.). Estas construcciones se han tomado de una norma-que consiste en la colección de células pre-colecciones caracteriza de puertas (por ejemplo, de 2 entradas, ni, 2 NAND de entrada, inversores, etc.) The standard cells are typically specific to the planned manufacturer of the ASIC. Las células suelen estándar específico para el fabricante prevista de la ASIC. The resulting collection of standard cells, plus the needed electrical connections between them, is called a gate-level netlist . El conjunto resultante de las células estándar, además de las conexiones eléctricas necesarias entre ellos, se llama una puerta-netlist nivel.
   5. The gate-level netlist is next processed by a placement tool which places the standard cells onto a region representing the final ASIC. La puerta-netlist siguiente nivel es procesado por un instrumento de colocación que coloca a las células estándar, sobre una región que representa el ASIC final. It attempts to find a placement of the standard cells, subject to a variety of specified constraints. Se trata de encontrar una colocación de las células estándar, sujeta a una serie de limitaciones especificadas.
   6. The routing tool takes the physical placement of the standard cells and uses the netlist to create the electrical connections between them. La herramienta de enrutamiento toma la ubicación física de las células estándar y utiliza el netlist para crear las conexiones eléctricas entre ellos. Since the search space is large, this process will produce a "sufficient" rather than "globally-optimal" solution. Desde el espacio de búsqueda es grande, este proceso produce un "suficiente" en lugar de "globalmente óptima" solución. The output is a file which can be used to create a set of photomasks enabling a semiconductor fabrication facility (commonly called a 'fab') to produce physical ICs. La salida es un archivo que puede ser usado para crear un conjunto de fotomáscaras, permitiendo una instalación de fabricación de semiconductores (comúnmente llamado 'Fab') para producir VA física.
   7. Given the final layout, circuit extraction computes the parasitic resistances and capacitances. Habida cuenta de la disposición final, la extracción de circuito calcula la resistencia parasitaria y capacidades. In the case of a digital circuit, this will then be further mapped into delay information, from which the circuit performance can be estimated, usually by static timing analysis . En el caso de un circuito digital, y entonces tendremos que seguir asignada en la información demora, de la que el funcionamiento del circuito se puede estimar, en general, por el momento el análisis estático. This, and other final tests such as design rule checking and power analysis (collectively called signoff) are intended to ensure that the device will function correctly over all extremes of the process, voltage and temperature. Esta y otras pruebas finales, tales como control de la regla de diseño y análisis del poder (llamados en conjunto el visto bueno) tienen por objeto garantizar que el dispositivo funcione correctamente en todos los extremos del proceso, el voltaje y la temperatura. When this testing is complete the photomask information is released for chip fabrication. Cuando esta prueba es completar la información fotomáscara se libera para la fabricación de chips.

These design steps (or flow) are also common to standard product design. Estos pasos de diseño (o flujo) son también comunes en el diseño de productos estándar. The significant difference is that Standard Cell design uses the manufacturer's cell libraries that have been used in potentially hundreds of other design implementations and therefore are of much lower risk than full custom design. La diferencia significativa es que en la norma de diseño de la célula utiliza las bibliotecas de la célula del fabricante que se han utilizado en atmósferas potencialmente cientos de implementaciones de diseño de otros y por lo tanto de riesgo mucho más bajo que el diseño personalizado completo. Standard Cells produce a design density that is cost effective, and they can also integrate IP cores and SRAM (Static Random Access Memory) effectively, unlike Gate Arrays. Norma células producen una densidad de diseño que es rentable, y también pueden integrar los núcleos de propiedad intelectual y SRAM (Static Random Access Memory) de manera eficaz, a diferencia de arreglos de compuertas.
[ edit ] Gate array design [Editar] El diseño de matriz de puertas

Gate array design is a manufacturing method in which the diffused layers, ie transistors and other active devices, are predefined and wafers containing such devices are held in stock prior to metallization, in other words, unconnected. Diseño de matriz de puertas es un método de fabricación en el que las capas de difusión, es decir, los transistores y otros dispositivos activos, se han predefinido y obleas que contienen estos dispositivos se mantienen en stock antes de la metalización, en otras palabras, inconexas. The physical design process then defines the interconnections of the final device. El proceso de diseño físico se define las interconexiones del dispositivo final. For most ASIC manufacturers, this consists of from two to as many as five metal layers, each metal layer running parallel to the one below it. Para la mayoría de los fabricantes de ASIC, se trata de entre dos y hasta cinco capas de metal, cada capa de metal que corre paralela a la de debajo de ella. Non-recurring engineering costs are much lower as photo-lithographic masks are required only for the metal layers, and production cycles are much shorter as metallization is a comparatively quick process. Los costes no recurrentes de ingeniería son mucho más bajos como foto-máscaras litográficas sólo se exigen para las capas de metal, y los ciclos de producción son mucho más cortos, como la metalización es un proceso relativamente rápido.

Gate array ASICs are always a compromise as mapping a given design onto what a manufacturer held as a stock wafer never gives 100% utilization. ASIC matriz de puertas son siempre un compromiso como el mapeado de un diseño determinado en lo celebró como un fabricante de una oblea de valores nunca da el 100% de utilización. Often difficulties in routing the interconnect require migration onto a larger array device with consequent increase in the piece part price. A menudo las dificultades en la ruta de interconexión requieren la migración en un dispositivo de matriz más grande con el consiguiente aumento en el precio de parte pieza. These difficulties are often a result of the layout software used to develop the interconnect. Estas dificultades son a menudo el resultado de la distribución de software utilizado para desarrollar las interconexiones.

Pure, logic-only gate array design is rarely implemented by circuit designers today, replaced almost entirely by field-programmable devices, such as field-programmable gate arrays (FPGAs), which can be programmed by the user and thus offer minimal tooling charges ( non-recurring engineering (NRE)), marginally increased piece part cost and comparable performance. Pure, la lógica de sólo el diseño de matriz de puertas rara vez es implementado por los diseñadores de circuitos de hoy, sustituido casi totalmente por el campo de dispositivos programables, como el campo de las matrices de puertas programables (FPGAs), que puede ser programado por el usuario y por lo tanto ofrecen tasas de herramientas mínimas ( no recurrentes de ingeniería (RN)), marginalmente mayor coste de las piezas de unidades y de características similares ". Today gate arrays are evolving into structured ASICs that consist of a large IP core like a CPU , DSP unit, peripherals , standard interfaces , integrated memories SRAM , and a block of reconfigurable uncommited logic. Arreglos de compuertas de hoy se están convirtiendo en ASICs estructurados que constan de un núcleo IP grande como una unidad, CPU DSP, periféricos, interfaces estándar, integrada memorias SRAM, ya una cuadra de la lógica uncommited reconfigurables. This shift is largely because ASIC devices are capable of integrating such large blocks of system functionality and "system on a chip" requires far more than just logic blocks. Este cambio es en gran parte porque los dispositivos ASIC son capaces de integrar estos grandes bloques de la funcionalidad del sistema y el "sistema en un chip" requiere mucho más que la lógica de los bloques.

In their frequent usages in the field, the terms "gate array" and "semi-custom" are synonymous. En sus usos frecuentes en el campo, los términos "arreglo de compuerta" y "semi-custom" son sinónimos. Process engineers more commonly use the term "semi-custom" while "gate-array" is more commonly used by logic (or gate-level) designers. Los ingenieros de proceso más común utilizar el término "semi-custom", mientras que "gate-array" es más comúnmente utilizado por la lógica (o puerta de nivel) los diseñadores.
[ edit ] Full-custom design [Editar] Full-diseño personalizado
Main article: Full custom Artículo principal: personalizado completo

By contrast, full-custom ASIC design defines all the photo lithographic layers of the device. Por el contrario, completa el diseño ASIC define todas las capas de fotos litográfica del dispositivo. Full-custom design is used for both ASIC design and for standard product design. El diseño personalizado completo se utiliza tanto para el diseño de ASIC y de diseño de productos estándar.

The benefits of full-custom design usually include reduced area (and therefore recurring component cost), performance improvements, and also the ability to integrate analog components and other pre-designed (and thus fully verified) components such as microprocessor cores that form a system-on-chip. Los beneficios de diseño completamente personalizado por lo general incluyen la reducción del área (y por lo tanto componente de los costes recurrentes), mejoras de rendimiento, y también la capacidad de integrar componentes analógicos y otros pre-diseñadas (y por tanto plenamente verificado) componentes tales como los núcleos microprocesador que forma un sistema de -on-chip.

The disadvantages of full-custom design can include increased manufacturing and design time, increased non-recurring engineering costs, more complexity in the computer-aided design (CAD) system and a much higher skill requirement on the part of the design team. Las desventajas de diseño totalmente personalizado puede incluir aumento de la fabricación y el tiempo de diseño, el aumento de los costes no recurrentes de ingeniería, una mayor complejidad en el diseño asistido por ordenador (CAD) y el requisito de habilidad mucho mayor por parte del equipo de diseño.

However for digital-only designs, "standard-cell" cell libraries together with modern CAD systems can offer considerable performance/cost benefits with low risk. Sin embargo, para los diseños digitales solamente, "estándar de células" bibliotecas de células, junto con modernos sistemas de CAD puede ofrecer un rendimiento considerable y los beneficios de costos con bajo riesgo. Automated layout tools are quick and easy to use and also offer the possibility to "hand-tweak" or manually optimise any performance-limiting aspect of the design. Herramientas de diseño automatizado son rápidos y fáciles de usar y también ofrecen la posibilidad de "ajustar a mano" o manualmente optimizar el rendimiento de cualquier limitación de los aspectos del diseño.
Nerio Ramirez