Structured ASIC design

(also referred to as platform ASIC design) has different meanings in different contexts. De diseño ASIC estructurado (también conocido como diseño de la plataforma ASIC) tiene diferentes significados en distintos contextos. This is a relatively new term in the industry, which is why there is some variation in its definition. Este es un término relativamente nuevo en la industria, por lo que hay algunas variaciones en su definición. However, the basic premise of a structured/platform ASIC is that both manufacturing cycle time and design cycle time are reduced compared to cell-based ASIC by virtue of there being pre-defined metal layers (thus reducing manufacturing time) and pre-characterization of what is on the silicon (thus reducing design cycle time). Sin embargo, la premisa básica de una estructura o plataforma ASIC es que tanto el tiempo de fabricación del ciclo y el ciclo de diseño se reducen en comparación con el celular basado en ASIC, en virtud de no ser pre-definidas capas de metal (lo que reduce el tiempo de fabricación) y la caracterización previa de lo que está en el silicio (reduciendo así el tiempo de ciclo de diseño). One definition states that Una definición establece que

    In a "structured ASIC" design, the logic mask-layers of a device are predefined by the ASIC vendor (or in some cases by a third party). En un "estructurado ASIC" el diseño, la máscara de la lógica de capas de un dispositivo están predefinidos por el proveedor de ASIC (o en algunos casos por un tercero). Design differentiation and customization is achieved by creating custom metal layers that create custom connections between predefined lower-layer logic elements. La diferenciación y la personalización de diseño se logra mediante la creación de capas de metal de encargo que crean conexiones entre predefinidos personalizados bajo la lógica de los elementos de la capa. "Structured ASIC" technology is seen as bridging the gap between field-programmable gate arrays and "standard-cell" ASIC designs. "Structured ASIC" La tecnología es vista como la reducción de la brecha entre el campo de las matrices de puertas programables y "estándar de células" diseños ASIC. Because only a small number of chip layers must be custom-produced, "structured ASIC" designs have much smaller non-recurring expenditures (NRE) than "standard-cell" or "full-custom" chips, which require that a full mask set be produced for every design. [ citation needed ] Debido a que sólo un pequeño número de capas de chips deben ser personalizados producido, "estructurado ASIC" diseños no tienen mucho menor-los gastos periódicos (RN) de "estándar de células" o "full-custom" chips, que exigen que la máscara de un conjunto completo elaborarse para cada diseño. [cita requerida]

This is effectively the same definition as a gate array. Esto es efectivamente la misma definición como una matriz de puertas.

What makes a structured/platform ASIC different from a gate array is that in a gate array the predefined metal layers serve to make manufacturing turnaround faster. ¿Qué hace una estructura o plataforma ASIC diferente de una matriz de puertas es que en una gran puerta de las capas de metal predefinidas sirven para hacer cambio de fabricación más rápido. In a structured/platform ASIC the predefined metallization is primarily to reduce cost of the mask sets and is also used to make the design cycle time significantly shorter as well. En una estructura o plataforma ASIC la predefinidos metalización es principalmente para reducir el costo de la máscara de los conjuntos y también se utiliza para hacer que el tiempo de ciclo de diseño mucho más corto también. For example, in a cell-based or gate-array design the user often must design power, clock, and test structures themselves; these are predefined in most Structured/Platform ASICs and therefore can save time and expense for the designer compared to gate-array. Por ejemplo, en una base de células o de acceso diseño del conjunto el usuario a menudo debe diseñar el poder, el reloj y las estructuras de probarse a sí mismos, los cuales son definidos de antemano en más estructurada / ASIC Plataforma y por lo tanto puede ahorrar tiempo y gastos para el diseñador frente a la puerta - matriz. Likewise, the design tools used for structured/Platform ASIC can be substantially lower cost and easier (faster) to use than cell-based tools, because the tools do not have to perform all the functions that cell-based tools do. Asimismo, las herramientas de diseño utilizadas por el costo estructurados plataforma ASIC puede ser notablemente más bajo y más fácil (más rápido) para uso de herramientas basadas en células, ya que las herramientas no tienen que realizar todas las funciones de la célula que las herramientas basadas en hacer. In some cases, the structured/platform ASIC vendor requires that customized tools for their device (for example, custom physical synthesis) be used, also allowing for the design to be brought into manufacturing more quickly. ChipX , Inc. eAsic, and Triad Semiconductor are examples of vendors offering this kind of structured ASIC. En algunos casos, la estructura o plataforma ASIC fabricante requiere que los instrumentos de medida para su dispositivo (por ejemplo, la síntesis a medida física) se utilizará también para permitir que el diseño sea puesto en producción más rápidamente. ChipX, Inc. eAsic, y Triad Semiconductor son ejemplos de proveedores que ofrecen este tipo de ASIC estructurado.

One other important aspect about structured/platform ASIC is that it allows IP that is common to certain applications or industry segments to be "built in", rather than "designed in". Otro aspecto importante sobre la estructura o plataforma ASIC es que permite que la propiedad intelectual que es común a ciertas aplicaciones o segmentos de la industria a ser "incorporada", en vez de "diseñado". By building the IP directly into the architecture the designer can again save both time and money compared to designing IP into a cell-based ASIC. Mediante la construcción de la IP directamente en la arquitectura del diseñador de nuevo puede ahorrar tiempo y dinero en comparación con el diseño de la propiedad intelectual en una célula basada en ASIC.

The Altera technique of producing a structured cell ASIC where the cells are the same design as the FPGA, but the programmable routing is replaced with fixed wire interconnect is called HardCopy. [ 1 ] These devices then do not need re-programming and cannot be re-programmed as an FPGA. [ citation needed ] La técnica Altera la producción de una célula ASIC estructurado donde las células son el mismo diseño que la FPGA, pero la ruta programable se sustituye con un alambre fijo de interconexión se denomina papel. [1] Esos dispositivos no necesitan volver a la programación y no pueden volver programadas como un FPGA. [cita requerida]

The Xilinx technique of producing a customer specific FPGA, that is 30% - 70% less expensive than a standard FPGA and where the cells are the same as the FPGA but the programmable capability is removed, [ citation needed ] is called EasyPath. [ 1 ] La técnica de Xilinx de la producción de un cliente específico FPGA, que es del 30% - 70% menos costosa que una FPGA norma y donde las células son las mismas que en la FPGA, pero la capacidad programable se retira, [cita requerida] es llamado EasyPath. [1 ]
[ edit ] Cell libraries, IP-based design, hard and soft macros [Editar] Bibliotecas de la célula, diseño basado en IP, macros

Cell libraries of logical primitives are usually provided by the device manufacturer as part of the service. Las bibliotecas de la célula de primitivas lógicas son prestados normalmente por el fabricante del dispositivo como parte del servicio. Although they will incur no additional cost, their release will be covered by the terms of a non-disclosure agreement (NDA) and they will be regarded as intellectual property by the manufacturer. A pesar de que tendrá que abonar ningún coste adicional, su liberación será cubierto por los términos de un acuerdo de no divulgación (NDA) y serán considerados como propiedad intelectual por el fabricante. Usually their physical design will be pre-defined so they could be termed "hard macros". Por lo general su diseño físico será pre-definidos de manera que podría calificarse de "macros duros".

What most engineers understand as " intellectual property " are IP cores , designs purchased from a third party as sub-components of a larger ASIC. Lo que la mayoría ingenieros entienden como "propiedad intelectual" son los núcleos de propiedad intelectual, los diseños comprados a un tercero como sub-componentes de un mayor ASIC. They may be provided as an HDL description (often termed a "soft macro"), or as a fully routed design that could be printed directly onto an ASIC's mask (often termed a hard macro). Pueden ser siempre como una descripción HDL (a menudo se denomina un "macro blando"), o como un diseño completamente derrotados que podría ser impreso directamente sobre la máscara de un ASIC (a menudo llamado una macro duro). Many organizations now sell such pre-designed cores, and larger organizations may have an entire department or division to produce cores for the rest of the organization. Muchas organizaciones venden ahora como pre-diseñado núcleos, y las organizaciones más grandes pueden tener todo un departamento o división para producir núcleos para el resto de la organización. For example, one can purchase CPUs, ethernet, USB or telephone interfaces. Por ejemplo, uno puede comprar CPU, Ethernet, USB o interfaces de teléfono. Indeed, the wide range of functions now available is a significant factor in the phenomenal increase in electronics in the late 1990s and early 2000s; as a core takes a lot of time and investment to create, its re-use and further development cuts product cycle times dramatically and creates better products. De hecho, la amplia gama de funciones disponibles es un factor significativo en el incremento fenomenal en la electrónica a finales de 1990 y principios de 2000, como un núcleo lleva mucho tiempo e inversión para crear, su reutilización y nuevas reducciones del ciclo de desarrollo de productos veces dramática y crea mejores productos.

Soft macros are often process-independent, ie, they can be fabricated on a wide range of manufacturing processes and different manufacturers. Soft macros son a menudo procesos independientes, es decir, pueden ser fabricados en una amplia gama de procesos de fabricación y de diferentes fabricantes.

Hard macros are process-limited and usually further design effort must be invested to migrate (port) to a different process or manufacturer. Macros duros son procesos limitados y por lo general mayor esfuerzo de diseño debe ser invertido para migrar (puerto) a un proceso distinto o el fabricante.
[ edit ] Multi-project wafers [Editar] FPGAs

Some manufacturers offer Multi-Project Wafers (MPW) as a method of obtaining low cost prototypes. Algunos fabricantes ofrecen Multi-Project obleas (MOP) como método de obtención de prototipos de bajo costo. Often called shuttles, these MPW, containing several designs, run at regular, scheduled intervals on a "cut and go" basis, usually with very little liability on the part of the manufacturer. A menudo llamados lanzaderas, estas Ministerio de Obras Públicas, que contiene varios diseños, ejecute a intervalos regulares y programados en "cortar y salir" base, generalmente con muy poca responsabilidad por parte del fabricante. The contract involves the assembly and packaging of a handful of devices. El contrato incluye el montaje y embalaje de un puñado de dispositivos. The service usually involves the supply of a physical design data base ie masking information or Pattern Generation (PG) tape. El servicio implica generalmente el suministro de una base de datos físicos, es decir el diseño de ocultación de información o de patrones Generation (PG) de cinta. The manufacturer is often referred to as a "silicon foundry" due to the low involvement it has in the process. El fabricante se refiere a menudo como la fundición de "silicio", debido a la escasa participación que tiene en el proceso. See also Multi Project Chip . Véase también el proyecto Multi Chip.
[ edit ] ASIC suppliers [Editar] proveedores ASIC

There are two different types of ASIC suppliers, IDM and fabless . Hay dos diferentes tipos de proveedores de ASIC, IDM y sin fábrica. An IDM supplier's ASIC product is based in large part on proprietary technology such as design tools, IP, packaging, and usually although not necessarily the process technology. Un proveedor de productos IDM ASIC se basa en gran parte en tecnología propietaria, como herramientas de diseño, investigación, embalaje, y por lo general, aunque no necesariamente la tecnología de proceso. Fabless ASIC suppliers rely almost exclusively on outside suppliers for their technology. Fabless proveedores ASIC dependen casi exclusivamente de proveedores externos para su tecnología. The classification can be confusing since several IDM's are also fabless semiconductor companies. La clasificación puede ser confusa ya que varias empresas de semiconductores IDM son también fábrica propia
Nerio Ramirez